发明名称 半导体记忆体
摘要 一种缩短恢复运作时间的半导体记忆体。位址用的REF-ACT比较电路把一恢复要求讯号srtz与一作动要求讯号atdpz作比较并且在该恢复要求讯号srtz系在该作动要求讯号atdpz之前被输入的情况下马上输出一恢复位址输入讯号ialz到一列-add闩电路。命令用的REF-ACT比较电路把藉由将该恢复要求讯号srtz延迟来获得之经延迟的恢复要求讯号srtdz与该作动要求讯号atdpz作比较、在该经延迟之恢复要求讯号srtdz系在该作动要求讯号atdpz之前被输入的情况中输出一恢复执行要求讯号refpz、并且在该作动要求讯号atdpz系在该经延迟之恢复要求讯号srtdz之前被输入之情况中输出一作动执行要求讯号actpz。
申请公布号 TW200403675 申请公布日期 2004.03.01
申请号 TW092104406 申请日期 2003.03.03
申请人 富士通股份有限公司 发明人 池田仁史
分类号 G11C11/402 主分类号 G11C11/402
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本