| 主权项 |
1.一种嵌埋式半导体元件粗化方法,系包含:提供已完成积体电路制程之半导体元件,其具有一电性作用面及一相对之非电性作用面;于该半导体元件之电性作用面上形成导电连接结构;于该半导体元件之非电性作用面上进行蚀刻粗化;以及于该半导体元件之电性作用面上进行选择性蚀刻粗化,藉以在该半导体元件表面形成有粗糙化结构。2.如申请专利范围第1项之嵌埋式半导体元件粗化方法,其中,该半导体元件为半导体晶片,以提供其后续有效嵌埋并结合于电路板结构中。3.如申请专利范围第1项之嵌埋式半导体元件粗化方法,其中,该半导体元件为晶圆,且该晶圆包含有复数半导体晶片,俾在该晶圆表面进行粗化后,再予以切单形成复数晶片时,得以有效将该晶片嵌埋并结合于电路板结构中。4.如申请专利范围第1项之嵌埋式半导体元件粗化方法,其中,该电性作用面上具有复数之电性连接垫以供接置有导电连接结构。5.如申请专利范围第1或4项之嵌埋式半导体元件粗化方法,其中,该导电连接结构系用以提供电性导接至电路板。6.如申请专利范围第1项之嵌埋式半导体元件粗化方法,其中,该电性作用面上形成有一绝缘保护层。7.如申请专利范围第6项之嵌埋式半导体元件粗化方法,其中,该电性作用面上之绝缘保护层系进行选择性蚀刻以形成粗糙表面。8.一种嵌埋式半导体元件粗化方法,系包含:提供已完成积体电路制程之半导体元件,该半导体元件具有一电性作用面及一相对之非电性作用面;于该半导体元件之非电性作用面上进行蚀刻粗化;于该半导体元件之电性作用面上进行选择性蚀刻粗化;以及于该半导体元件之电性作用面上形成导电连接结构,藉以在该半导体元件表面形成有粗糙化结构。9.如申请专利范围第8项之嵌埋式半导体元件粗化方法,其中,该半导体元件为半导体晶片,以提供其后续有效嵌埋并结合于电路板结构中。10.如申请专利范围第8项之嵌埋式半导体元件粗化方法,其中,该半导体元件为晶圆,且该晶圆包含有复数半导体晶片,俾在该晶圆表面进行粗化后,再予以切单形成复数晶片时,得以有效将该晶片嵌埋并结合于电路板结构中。11.如申请专利范围第8项之嵌埋式半导体元件粗化方法,其中,该电性作用面上具有复数之电性连接垫以供接置有导电连接结构。12.如申请专利范围第8或11项之嵌埋式半导体元件粗化方法,其中,该导电连接结构系用以提供电性导接至电路板。13.如申请专利范围第8项之嵌埋式半导体元件粗化方法,其中,该电性作用面上形成有一绝缘保护层。14.如申请专利范围第13项之嵌埋式半导体元件粗化方法,其中,该电性作用面上之绝缘保护层系进行选择性蚀刻以形成粗糙表面。15.一种嵌埋式半导体元件粗化方法,系包含:提供已完成积体电路制程之半导体元件,该半导体元件具有一电性作用面及一相对之非电性作用面;于该半导体元件之电性作用面上形成导电连接结构;于该半导体元件之电性作用面上进行选择性蚀刻粗化;以及于该半导体元件之非电性作用面上进行蚀刻粗化,藉以在该半导体元件表面形成有粗糙化结构。16.如申请专利范围第15项之嵌埋式半导体元件粗化方法,其中,该半导体元件为半导体晶片,以提供其后续有效嵌埋并结合于电路板结构中。17.如申请专利范围第15项之嵌埋式半导体元件粗化方法,其中,该半导体元件为晶圆,且该晶圆包含有复数半导体晶片,俾在该晶圆表面进行粗化后,再予以切单形成复数晶片时,得以有效将该晶片嵌埋并结合于电路板结构中。18.如申请专利范围第15项之嵌埋式半导体元件粗化方法,其中,该电性作用面上具有复数之电性连接垫以供接置有导电连接结构。19.如申请专利范围第15或18项之嵌埋式半导体元件粗化方法,其中,该导电连接结构系用以提供电性导接至电路板。20.如申请专利范围第15项之嵌埋式半导体元件粗化方法,其中,该电性作用面上形成有一绝缘保护层。21.如申请专利范围第20项之嵌埋式半导体元件粗化方法,其中,该电性作用面上之绝缘保护层系进行选择性蚀刻以形成粗糙表面。22.一种嵌埋式半导体元件粗化方法,系包含:提供已完成积体电路制程之半导体元件,该半导体元件具有一电性作用面及一相对之非电性作用面;于该半导体元件之电性作用面上进行选择性蚀刻粗化;于该半导体元件之非电性作用面上进行蚀刻粗化;以及于该半导体元件之电性作用面上形成导电连接结构,藉以在该半导体元件表面形成有粗糙化结构。23.如申请专利范围第22项之嵌埋式半导体元件粗化方法,其中,该半导体元件为半导体晶片,以提供其后续有效嵌埋并结合于电路板结构中。24.如申请专利范围第22项之嵌埋式半导体元件粗化方法,其中,该半导体元件为晶圆,且该晶圆包含有复数半导体晶片,俾在该晶图表面进行粗化后,再予以切单形成复数晶片时,得以有效将该晶片嵌埋并结合于电路板结构中。25.如申请专利范围第22项之嵌埋式半导体元件粗化方法,其中,该电性作用面上具有复数之电性连接垫以供接置有导电连接结构。26.如申请专利范围第22或25项之嵌埋式半导体元件粗化方法,其中,该导电连接结构系用以提供电性导接至电路板。27.如申请专利范围第22项之嵌埋式半导体元件粗化方法,其中,该电性作用面上形成有一绝缘保护层。28.如申请专利范围第27项之嵌埋式半导体元件粗化方法,其中,该电性作用面上之绝缘保护层系进行选择性蚀刻以形成粗糙表面。图式简单说明:第1A至第1D图系本发明之嵌埋式半导体元件粗化方法之第一实施态样剖面示意图;第2A至第2D图系本发明之嵌埋式半导体元件粗化方法之第二实施态样剖面示意图;第3A至第3D图系本发明之嵌埋式半导体元件粗化方法之第三实施态样剖面示意图;以及第4A至第4D图系本发明之嵌埋式半导体元件粗化方法之第四实施态样剖面示意图。 |
