具增层结构之半导体封装件及其制法

摘要

本发明系有关一种具增层结构(Build–up layer)之晶圆级半导体封装件(Wafer–Level Semiconductor Package)，其系包括硬质底座，固定于该硬质底座上且具贯穿孔之硬质框架(Frame)，至少一收纳于该硬质框架之贯穿孔中之晶片，一充填于该晶片与硬质框架间之间隙(Spacing)中之介质(Interface)，一形成于该晶片与硬质框架上且与晶片电性连接之增层结构，以及多数焊设于该增层结构上以供该晶片藉之与外界装置(External Devices)电性连接之导电元件；藉由该硬质底座及硬质框架之使用，本发明之晶圆级半导体封装件可避免结构翘曲(StructuralWarpage)、碎裂(Crack)及脱层(Delamination)、气爆(Popcorn)之问题。本发明更进一步提供该晶圆级半导体封装件之制法。