| 主权项 |
1.一种晶片于感光元件上之封装结构,至少包括:一感光元件,具有一感光区以及一非感光区;一透光板,具有一第一表面以及对应之一第二表面,其中该透光板配置于该感光元件上,并以该第一表面覆盖于该感光区以及该非感光区之上;以及一晶片,配置于该透光板之该第二表面,且该晶片的位置系位于该非感光区的上方。2.如申请专利范围第1项所述之晶片于感光元件上之封装结构,更包括一记忆体元件,配置于该透光板之该第二表面,且该记忆体的位置系位于该非感光区的上方。3.如申请专利范围第1项所述之晶片于感光元件上之封装结构,其中该感光元件具有一光二极体阵列,配置于该感光区之中。4.如申请专利范围第1项所述之晶片于感光元件上之封装结构,其中该非感光区系位于该感光区之周围区域。5.如申请专利范围第1项所述之晶片于感光元件上之封装结构,其中该感光元件系为电荷耦合元件(CCD)。6.如申请专利范围第1项所述之晶片于感光元件上之封装结构,其中该感光元件系为互补式金氧半导体(CMOS)感光元件。7.如申请专利范围第1项所述之晶片于感光元件上之封装结构,其中该透光板之材质包括玻璃以及压克力其中之一。8.如申请专利范围第1项所述之晶片于感光元件上之封装结构,其中该晶片系为讯号处理晶片。9.一种电气封装结构,至少包括:一线路基板;一感光元件,配置于该线路基板上,并透过多数条第一导线与该线路基板电性连接,该感光元件具有一感光区以及一非感光区;一透光板,具有一第一表面以及对应之一第二表面,其中该透光板配置于该感光元件上,并以该第一表面覆盖于该感光区以及该非感光区之上;以及一晶片,配置于该透光板之该第二表面,并透过多数条第二导线与该线路基板电性连接,且该晶片的位置系位于该非感光区的上方。10.如申请专利范围第9项所述之电气封装结构,更包括一记忆体元件,配置于该透光板之该第二表面,且该记忆体的位置系位于该非感光区的上方。11.如申请专利范围第9项所述之电气封装结构,其中该感光元件具有一光二极体阵列,配置于该感光区之中。12.如申请专利范围第9项所述之电气封装结构,其中该非感光区系位于该感光区之周围区域。13.如申请专利范围第9项所述之电气封装结构,其中该感光元件系为电荷耦合元件(CCD)。14.如申请专利范围第9项所述之电气封装结构,其中该感光元件系为互补式金氧半导体(CMOS)感光元件。15.如申请专利范围第9项所述之电气封装结构,其中该透光板之材质包括玻璃以及压克力其中之一。图式简单说明:第1图绘示习知一种电气封装结构的示意图。第2图绘示本发明一较佳实施例之一种晶片于感光元件上之封装结构的俯视图。第3图绘示本发明一较佳实施例之一种电气封装结构的示意图。 |
