| 主权项 |
1.一种无线界面,用以界面一类比无线模组及一数位模组,该无线界面系包括:(a)一串连滙流排处理器;(b)一可程式无线界面处理器(RIP),包含至少一记忆体映射暂存器,耦接至该串连滙流排处理器;以及(c)复数查表,利用该类比无线模组之接收资料索引,以及,利用资料程式,藉以补偿该类比无线模组可能出现之一或更多非线性,而不会影响该数位模组;其中,该串连滙流排处理器系接收该等查表之资料,以及,使用该等查表之资料数値以产生控制该数位模组之处理资料。2.如申请专利范围第1项所述之无线界面,其中,该等记忆体映射暂存器系用以控制该串连滙流排处理器产生之该处理资料。3.如申请专利范围第1项所述之无线界面,其中,该无线界面处理器(RIP)系包含一有限状态机械,设置以存取该等记忆体映射暂存器,且其中,该等记忆体映射暂存器系用以控制该串连滙流排处理器产生之该处理资料。4.如申请专利范围第3项所述之无线界面,更包括:一处理器界面,用以存取该等记忆体映射暂存器。5.如申请专利范围第3项所述之无线界面,更包括:单一或复数通用输入/输出(GPIO)暂存器,用以存取该等记忆体映射暂存器。6.如申请专利范围第1项所述之无线界面,更包括:一时脉,耦接至该无线界面处理器(RIP),用以决定外部事件之相对时序,以及,用以控制该类比无线模组。7.如申请专利范围第1项所述之无线界面,其中,该串连滙流排处理器系包含一输出埠,架构以提供指令滙流排(IBus)、处理器滙流排(PBus)、及/或结果滙流排(RBus)之至少一者。8.如申请专利范围第1项所述之无线界面,其中,该无线界面处理器(RIP)系将该数位模组接收之高阶命令,指定增益设定及功率量测之至少一者,转译为传送至该类比无线模组之低阶命令,进而去除在该数位模组之类比特定命令序列产生。9.如申请专利范围第1项所述之无线界面,其中,该无线界面处理器(RIP)系存取控制软体,其系根据一给定类比无线模组之单一或复数特定电子特性而程式化。10.如申请专利范围第1项所述之无线界面,其中,该等非线性系包括做为一增益函数之自动增益控制(AGC)线电压及做为一功率输出函数之功率位准控制电压之至少一者,藉此,该数位模组不需要调整以配合一给定类比无线模组之特定特性。11.如申请专利范围第1项所述之无线界面,其中,该数位模组系一分时双工使用者设备特定应用积体电路(TDD UE ASIC),藉此,该分时双工使用者设备特定应用积体电路(TDD UE ASIC)可以配合任意类比无线模组使用,而不需要重新设计该类比无线模组或该特定应用积体电路(ASIC)。12.一种界面一类比无线模组及一数位模组之方法,适用于一系统,该系统具有:(i)一串连滙流排处理器,(ii)一可程式无线界面处理器,具有单一或复数记忆体映射暂存器,耦接至该串连滙流排处理器,及(iii)复数查表,该方法系包括下列步骤:(a)利用资料程式化该等查表,藉以补偿可能出现于该类比无线模组之一或更多非线性,而不会影响该数位模组;(b)利用该类比无线模组接收之资料索引该等查表;(c)该串连滙流排处理器接收该等查表之资料;以及(d)该串连滙流排处理器使用该等查表之资料以产生控制该数位模组之处理资料。13.如申请专利范围第12项所述之方法,更包括下列步骤:利用该等记忆体映射暂存器以控制该串连滙流排处理器产生之该处理资料。14.如申请专利范围第12项所述之方法,更包括下列步骤:提供该无线界面处理器(RIP)以一有限状态机械,架构以存取该等记忆体映射暂存器,以及,利用该等记忆体映射暂存器以控制该串连滙流排处理器产生之该处理资料。15.如申请专利范围第14项所述之方法,更包括下列步骤:使用一处理器界面以存取该等记忆体映射暂存器。16.如申请专利范围第14项所述之方法,更包括下列步骤:利用单一或复数通用输入/输出(GPIO)暂存器以存取该等记忆体映射暂存器。17.如申请专利范围第12项所述之方法,更包括下列步骤:利用一时脉,耦接至该无线界面处理器,决定外部事件之相对时序,以及,控制该类比无线模组。18.如申请专利范围第12项所述之方法,更包括下列步骤:提供该串连滙流排处理器以一输出埠,架构以提供指令滙流排(IBus)、处理器滙流排(PBus)及/或结果滙流排(RBus)之至少一者。19.如申请专利范围第12项所述之方法,更包括下列步骤:该无线界面处理器(RIP)将该数位模组接收之高阶命令,指定增益设定及功率量测之至少一者,转译成低阶命令,以及,传送该等转译低阶命令至该类比无线模组,进而去除该数位模组之类比特定命令序列产生。20.如申请专利范围第12项所述之方法,更包括下列步骤:该无线界面处理器(RIP)执行控制软体,其系根据一给定类比无线模组之单一或复数特定电子特性而程式化。21.如申请专利范围第12项所述之方法,其中,该等非线性系包括做为一增益函数之自动增益控制(AGC)线电压及做为一功率输出函数之功率位准控制电压之至少一者,藉此,该数位模组不需要调整以配合一给定类比无线模组之特定特性。22.如申请专利范围第12项所述之方法,其中,该数位模组系一分时双工使用者设备特定应用积体电路(TDD UE ASIC),藉此,该分时双工使用者设备特定应用积体电路(TDD UE ASIC)可以配合任意类比无线模组使用,而不需要重新设计该类比无线模组或该特定应用积体电路(ASIC)。23.一种无线界面,用以界面一类比无线模组及一数位模组,该无线界面系包括:(a)一串连滙流排处理器;(b)一可程式无线界面处理器(RIP);以及(c)复数查表,利用该类比无线模组之接收资料索引,其中,该等查表之接收资料数値系可以用来产生控制该数位模组之处理资料。24.如申请专利范围第23项所述之无线界面,其中,该串连滙流排处理器系接收该等查表之资料,以及,使用该等查表之接收资料数値以产生控制该数位模组之处理资料。25.如申请专利范围第23项所述之无线界面,其中,该等查表系利用资料程式,藉以补偿可能发生于该类比无线模组之一或更多非线性,而不会影响该数位模组。26.如申请专利范围第23项所述之无线界面,其中,该无线界面处理器(RIP)系包含至少一记忆体映射暂存器,耦接至该串连滙流排处理器。27.如申请专利范围第26项所述之无线界面,其中,该等记忆体映射暂存器系用以控制该串连滙流排处理器产生之该处理资料。28.如申请专利范围第26项所述之无线界面,其中,该无线界面处理器(RIP)系包含一有限状态机械,架构以存取该等记忆体映射暂存器,且其中,该等记忆体映射暂存器系用以控制该串连滙流排处理器产生之该处理资料。29.如申请专利范围第28项所述之无线界面,更包括:一处理器界面,用以存取该等记忆体映射暂存器。30.如申请专利范围第28项所述之无线界面,更包括:单一或复数通用输入/输出(GPIO)暂存器,用以存取该等记忆体映射暂存器。31.如申请专利范围第23项所述之无线界面,更包括:一时脉,耦接至该无线界面处理器(RIP),用以决定外部事件之相对时序,以及,控制该类比无线模组。32.如申请专利范围第23项所述之无线界面,其中,该串连滙流排处理器系包含一输出埠,架构以提供指令滙流排(IBus)、处理器滙流排(PBus)及/或结果滙流排(RBus)之至少一者。33.如申请专利范围第23项所述之无线界面,其中,该无线界面处理器(RIP)系将该数位模组接收之高阶命令,指定增益设定及功率量测之至少一者,转译为传送至该类比无线模组之低阶命令,进而去除该数位模组之类比特定命令序列产生。34.如申请专利范围第23项所述之无线界面,其中,该无线界面处理器(RIP)系存取控制软体,其系根据一给定类比无线模组之单一或复数特定电子特性而程式化。35.如申请专利范围第23项所述之无线界面,其中,该等非线性系包括做为一增益函数之自动增益控制(AGC)线电压及做为一功率输出函数之功率位准控制电压之至少一者,藉此,该数位模组不需要调整以配合一给定类比无线模组之特定特性。36.如申请专利范围第23项所述之无线界面,其中,该数位模组系一分时双工使用者设备特定应用积体电路(TDD UE ASIC),藉此,该分时双工使用者设备特定应用积体电路(TDD UE ASIC)可以配合任意类比无线模组使用,而不需要重新设计该类比无线模组或该特定应用积体电路(ASIC)。图式简单说明:第1图系表示本发明较佳实施例之无线界面之硬体方块图。 |
