用于并行TURBO解码的扩展TURBO交织器

摘要

为接收的码字的系统位生成第一分组存储器空间地址；为接收的码字的第一组编码位生成第二分组存储器空间地址，其中第一组编码位包括递增顺序；并且为接收的码字的第二组编码位生成第三分组存储器空间地址，其中第二组编码位包括交织顺序。通过使用第二分组存储器空间中的地址访问第一组编码位来对接收的码字的子码字并行进行解码。轮流通过使用第三分组存储器空间中的地址访问第二组编码位来对接收的码字的另一子码字并行进行解码。也详述一种装置和存储计算机程序的存储器。

主权项

一种用于并行turbo解码的方法，包括：为接收的码字的系统位生成第一分组存储器空间地址；为所述接收的码字的第一组编码位生成第二分组存储器空间地址，其中所述第一组编码位包括递增顺序；为所述接收的码字的第二组编码位生成第三分组存储器空间地址，其中所述第二组编码位包括交织顺序；以及通过以下操作对所述接收的码字的子码字轮流进行解码：通过使用所述第二分组存储器空间中的地址访问所述第一组编码位来对所述接收的码字的第一子码字并行进行解码，和通过使用所述第三分组存储器空间中的地址访问所述第二组编码位来对所述接收的码字的第二子码字并行进行解码，其中所述第一分组的地址在交织器内的位置0、1、…、N‑1处，所述第三分组的地址在所述交织器内的位置N、N+1、…、N₁‑1处，而所述第二分组的地址在所述交织器内的位置N₁、N₁+1、…、N₂‑1处，其中N₁为满足以下条件的最小整数：N₁为并行处理/访问程度的倍数；并且N₁‑N大于或者等于所述第一子码字和所述第二子码字的尾部位的最大数目；并且其中N₂为满足以下条件的最小整数：N₂为并行处理/访问程度的倍数；并且N₂‑N₁大于或者等于所述第一子码字和所述第二子码字的尾部位的最大数目。