发明名称 |
优化了大信号处理能力的高速数字信号电路 |
摘要 |
本实用新型提供了优化了大信号处理能力的高速数字信号电路,包括:差分负反馈网络、低通环节、开关管M7、M8以及尾电流源I3;开关管M7、M8的源极相连,漏极与差分负反馈网络连接,形成低频负反馈网络;低通环节包括依次串联连接在OUTN和OUTP之间的电阻R5、电容C1、电容C2和电阻R6;电阻R5和电容C1的连接端与开关管M7的栅极连接;电阻R6和电容C2的连接端与开关管M8的栅极连接;使得OUTN和OUTP的输出经过该低通环节后,其中的直流部分反馈至开关管M7、M8的栅极;尾电流源I3设置在开关管M7、M8的源极与地之间,开关管M7、M8始终处于导通状态,使其的漏极对差分负反馈网络形成一偏置电流。 |
申请公布号 |
CN205647529U |
申请公布日期 |
2016.10.12 |
申请号 |
CN201620364958.3 |
申请日期 |
2016.04.27 |
申请人 |
厦门优迅高速芯片有限公司 |
发明人 |
陈伟;潘剑华 |
分类号 |
H04B10/50(2013.01)I |
主分类号 |
H04B10/50(2013.01)I |
代理机构 |
厦门市首创君合专利事务所有限公司 35204 |
代理人 |
杨依展 |
主权项 |
一种优化了大信号处理能力的高速数字信号电路,其特征在于包括:差分负反馈网络、低通环节、开关管M7、M8以及尾电流源I3;所述开关管M7、M8的源极相连,漏极与所述差分负反馈网络连接,形成低频负反馈网络;所述低通环节包括依次串联连接在OUTN和OUTP之间的电阻R5、电容C1、电容C2和电阻R6;所述电阻R5和电容C1的连接端与所述开关管M7的栅极连接;所述电阻R6和电容C2的连接端与所述开关管M8的栅极连接;使得所述OUTN和OUTP的输出经过该低通环节后,其中的直流部分反馈至所述开关管M7、M8的栅极;所述尾电流源I3设置在所述开关管M7、M8的源极与地之间,所述开关管M7、M8始终处于导通状态,使其的漏极对所述差分负反馈网络形成一偏置电流。 |
地址 |
361000 福建省厦门市软件园二期观日路52号402 |