| 主权项 |
1﹒一种无比率二相位移记发器单元,含有属于一导电性型之第一,第二,及第三MOS电晶体,以其源极─吸极径路串联接于第一及第二电源轨之间,属于该一导电性型之第四,第五,及第六MOS电晶体,以其源极─吸极径路串联耦合于第一及第二电源轨之间,属于该一导电性型之一第七MOS电晶体,以其源极─吸极径路接于第一及第二电晶体间之一接点及第五(或第六)电晶体之开极,属于该一导电性型之一第八MOS电晶体,以其源极─吸极径路接于第四及第五电晶体之一相接处及一输出端之间,一数元输入端,接于第二(或第三)电晶体之闸极,第三(或第二),第四,及第七电晶体之闸极接至一第一时钟信号源,第一,第六(或第五),及第八电晶体之闸极接至一第二时钟信号,该第二时钟信号与第一时钟信号相位相反,及第一及第二增强电容器,分别接于第七电晶体之闸极及第一及第二电晶体相接点之间,及第八电晶体之闸极及第四及第五电晶体之相接点之间。2﹒根据上述请求专利部份第1项所述之移位记发诸单元,其中,该第一至第八电晶体为加强型电晶体。3﹒根据上述请求专利部份第1项所述之移位记发诸单元,其中,该第一及第四电晶体为空乏型电晶体,其余电晶体为加强型电晶体,且其中,该第一及第二时钟信号之摆幅在使第一及第四电晶体可以截流。4﹒根据上述请求专利部份第1,2,或3项所述之移位记发器单元,其中,该第一及第二电容器由属于该一导电性型之第九及第十MOS电晶体构成。5﹒根据上述请求专利部份第4项所述之移位记发器单元,其中,该第九电晶体之闸极接于第一及第二电晶体之接点,其源极及吸极接于第七电晶体之闸极,且其中,该第十电晶体之闸极接于第四及第五电晶体之接点,其源极及吸极接于第八电晶体之闸极。6﹒根据上述请求专利部份第4项所述之移位记发器单元,其中,该第九电晶体之闸极接于第七电晶体之闸极,其源极及吸极接于第一及第二电晶体之接点,且其中,该第十电晶体之闸极接于第八电晶体之闸极,其源极及吸极接于第四及第五电晶体间之接点。7﹒根据上述请求专利部份第4项所述之移位记发器单元,其中,该第九电晶体之源极─吸极径路构成第一及第二电晶体间之交连,第九电晶体及第二电晶体之源极─吸极路径之接面接至第七电晶体之源极─吸极经略,第七电晶体之闸极接至第九电晶体之闸极,且其中,第十电晶体之源极─吸极径路构成第四及第五电晶体间之交连,第十及第五电晶体之源极─吸极径路之接面接至第八电晶体之源极─吸极径路,第八电晶体之闸极接至第十电晶体之闸极。8﹒根据上述请求专利部份第4至7项任一项所述之移位记发器单元,其中,该第九及第十电晶体为空乏型电晶体9﹒根据上述请求专利部份第4或5项所述之移位记发器单元,其中,该第九及第十电晶体物加强型电晶体。10﹒根据上述请求专利部份第1,2,或3项所述之移位记发器单元,其中,该第一及第二电容器由双敷金属程序制成。11﹒一种无比率二相移位记发器单元,实质上如前此参考附图之图2所述者。12﹒一种无比率二相位移记发器单元,实质上如前此参考附图2图6所述者。13﹒根据上述请求专利部份第11或12项所述之移位记发器单元,实质上如前此参考附图之图4或5所修改者。14﹒一积体电路移位记发器,含有上述请求专利部份第1至位项任一项所请求用专利之多个无比率二相移位记发器单元。 |
