发明名称 动态半导体记忆器之有效拉上之定时
摘要
申请公布号 TW039039 申请公布日期 1981.09.01
申请号 TW06910369 申请日期 1980.02.13
申请人 莫斯德克公司 发明人 罗勃.杰姆.波罗布新
分类号 H03K17/296 主分类号 H03K17/296
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1﹒一个把数据写入动态半导体记忆器线路的记忆单元的方法,其步骤包括:驱动一与记忆单元相关的数位线至第一电压,此电压至少需对应到外求把数据据写入记忆单元的电压;上述第一电压较记忆器的电源电压为低在已知数位线驱动到至少前述的第一电压后起动一拉上电路,以把前述数位线的电压提升至近似前述电源电压,而且把前述数位线交连至记忆单元,以对记忆单元充电至近似前述的电源电压。2﹒根据请求专利部分第一项所述把数位线驱动到至少第一电压的步骤包括:把输入1输出线驱动到至少前述的第一电压,而且把前述之输入1输出线连接到前述数位线。3﹒根据请求专利部分第一项所述驱动一拉上电路的方法包括下列步骤:把第一节点对应到第一信号充电至预先选定的电压。当前述数位线低于预定之电压时把第一节点对应于紧随前述第一信号的第二信号放电至低电压状态。当前述第一节点的电压在近似前述预先选定値时,对前述数位线经被对应紧随于前述第二信号之第三信号所驱动的电晶体充电至近似电源电压。4﹒一电源电压定于5伏之动态半导体记忆器电路中把记忆单元中储存电容充电至全电源电压的方法,此处储存电容可以经由存取电晶体接至数位线,而一输入1输出线经由列选择电晶体连接至半数位线,其步骤如下:对应到外加的写出需要把输入1输出线至少驱动至2﹒0伏;把输入1输出线连接到数位线,使数位线充电至近似相对应的输入1输出线电压;当数拉线充电至1到4伏时驱动连接到数位线的拉上电路,使数位线充电至近似5伏;并在驱动前述拉上电路时驱动存取电晶体,把储存电容连接到数位线,因此使储存电容充电至近似5伏。5﹒在动态半导体记忆器线路中,许多记忆单元经由其字线得以存取,而且每个记忆单元经由对应的数位线转移数据;一以页模式把数据状悬写至记忆单元的方法包括下列步骤:不断地把数位线驱动至预定的两个电压状态之一,电压状态对应到进入记忆单元的数据状态连接到对应的数位线;然后把数位线驱动至两个预定的电压状态之一,使接到数位线的拉上电路动作,同时把电路提升到电源电压,而数位线则充电至超越预定电压,并把数位线交连至对应的记忆单元,使记忆单元充电至数位线的电压状态。
地址 1215 WEST CROSBY ROAD,CARROLLA TON,DALLAS COUNTY,TEXAS75006,U.S.A.