| 主权项 |
1.供接成链路之电路模组用之控制系统 ,每一模组且可执行一命令目录中选 定之一个命令,其中,每一模组包含 一转移记发器装置,该转移记发器装 置可反应提供给该链路中所有模组之 时钟 波,所有模组连接至一全域命 令线,且在每一模组在全域命令线上 收到一命令信号,同时其转移记发器 装置中出现一标志时,该模组可作用 ,以执行一选定之命令,命令之选择 至少部分由标志在转移记发器装置内 之位置决定。2.根据请求专利部份第1.项所述之控 制 系统,其中,每一模组包含模组链路 之串连逻辑形成部份及自此链路分枝 之侧链逻辑电路;且其中,该转移记 发器装置至少主要在侧链逻辑电路中 。3.根据请求专利部份第2.项所述之控制 系统,其中,该串连逻辑电路系在链 路中,标志及资料二者沿该链路发送 至各模组。4.根据请求专利部份第2.或3.项所述之 控制系统,其中,该串连逻辑电路包 含在该链路之每一模组之一单数元延 迟器。5.根据请求专利部份第2.,3.,或4.项 所述之控制系统,其中,每一模组可 反应一第一全域命令信号,俾当一标 志是时出现于该模组中时,捉住沿该 链路通过之该标志,然后使该标志或 自该标志产生之一标志定时沿其转移 记发器装置移行,且该模组可反应一 第二全域命令信号,以执行由是时标 志在转移记发器装置中之位置所决定 之命令。6.根据请求专利部份第5.项所述之控制 系统,其中,二全域命令发生于同一 全域命令线上。7.根据请求专利部份第6.项所述之 控制 系统,其中,由全域命令线上之一预 定位准之呈现及终止分别提供该第一 及第二全域命令。8.根据请求专利部份第5﹒,6﹒, 或7.项 所述之控制系统,其中,至少一些命 令由在收到第二全域命令时闩定于转 移记发器装置之对应级中之标志数元 提供。9.根据请求专利部份第8.项所述之控制 系统,其中,转移记发器装置之至少 一些级在标志沿该装置定时行进之前 复置。10.根据请求专利部份第1.至9.项任一项 所述之控制系统,其中,每一模组包 含一功能单位,用以执行一记忆器或 资料处理操作。11.根据请求专利部份第10.项所述 之控制 系统,其中,该转移记发器装置含有 用以变换电源供应控制信号之一级, 认控制信号决定是否电源供应至该功 能单位之至少一些电路。12.根据请求专利部份第 11.项所述之控制 系统,就依赖请求专利部份第6.项而 言,其中,每一模组含有逻辑电路, 可反应在该命令线上该预定位准呈现 一预定最小持续期,以复置该电源供 应控制信号,因而,此呈现使所有模 组之功能单位电路之电源供应移去。13.根据请求 专利部份第10.,11.,或12.项 所述之控制系统,其中,该功能单位 为一记忆器单位,该链路包含一出去 径路,标志及资料可沿其上发送,该 链路并包含一回来径路,资料可沿其 上还回;且其中,该命令目录包含一 写入命令,该命令连接由标志定址之 模组中之同来线至记忆器单位,以写 入资料于该记忆器单位中,该命令目 录并包含一读出命令,该命令连接由 标志定址之模组中之出去线至记忆器 单位,以自记忆器单位读出资料。14.根据请求专利 部份第13.项所述之控制 系统,其中,每二模组之记忆器单位 包含一自发位址计数器,用以对资料 写入或资料谊出之位置定址。15.根据请求专利部 份第14.项所述之控制 系统,其中,该转移记发器装置含有 用以提供一复置信号至位址计数器之 一级。16.根据请求专利部份第1.至15.项任一项 所述之控制系统,其中,每一模组含 有构形逻辑电路,该模组可由之选择 多个相邻模组之一作为链路中之次一 模组,且其中,该命令目录含有命令 构形逻辑电路执行该选择之命令。17.根据请求专 利部份第15.项所述之控制 系统,就依赖请求专利部份第9.项而 言,含有装置,如在该复置后任一相 邻模组仍被选定,则该装置适于使构 形逻辑电路不作用。18.根据请求专利部份第1.至17 .项任一项 所述之控制系统,其中,各模组为晶 片上之一积体电路行列。19.一种晶片级积体电路 记忆器系统,包 含多个电路模组在晶片上,每一模组 包含:一记忆器单位,由一自发计数 器定址;一出去资料径路,自资料可 由之发送通过一模组至另一模组;一 回来资料径路,资料可由之经一模组 至另一模组送同,构形逻辑电路,用 以选择一组相邻模组中之一作为出去 资料径路上所发送之资料之接收者, 及回来资料径路上所送回之资料之送 出者;及控制装置,可用以在多个互 斥状态间作选择,该等状态即一组第 一状态,该等状态与该等相邻模组成 一对一相当,用以使构形逻辑电路选 择一相邻模组,一读出状态,在该状 态中,记忆器单位之输出资料连接至 回来资料径路,及一写入状态,在该 状态中,记忆器单位之输入资料连接 至出去资料径路。20.根据请求专利部份第19.项所 述之记忆 器系统,其中,该控制装置含有一转 移记发器,该记发器具有分别与该等 状态相对应之级。21.根据请求专利部份第20.项所 述之记忆 器系统,其中,该控制装置可反应在 一全域命令线上分配给所有模组之一 命令信号,俾当命令信号自一资料位 准变为有效位准时,开始定时控制呈 现于模组之出去线上之一标志数元沿 该模组之转移记发器前进,并当该命 令信号复置于资料位准时,停止定时 控制该标志数元沿转移记发器前进。 |
