半导体记忆装置

摘要

一种半导体记忆装置，具备有：第一记忆器阵列，包含有被排列成多个列之多个第１记忆器单元，第2记忆器阵列，用来暂时的记忆来自上述第1记忆器阵列之记忆资料信号和写入上述第1记忆器阵列之写入资料信号；上述之第2记忆器阵列包含有多个第2记忆器单元被设置成对应到上述多个列之每一个列；资料汇流排装置，用来将来自上述第2记忆器单元之记忆资料信号供给到外部，和用来接受来自外部之写入资料信号；读出装置，用来读出来自上述第1记忆器单元之资料信号；放大装置，用来检测和放大经由上述之读出装置所读出之资料信号，和被暂时记忆在上述第2记忆器单元之资料信号；上述之第2记忆器单元之每一个包含有：第1节点；第2节点；第1反相装置，用来使上述第1节点之电位反相，然后施加到上述之第2节点；第2反相装置，用来使上述第2节点之电位反相，然后施加到上述之第1节点；上述之第1反相装置之驱动力比上述第2反相装置之驱动力大；第1结合装置，在资料之读出时和资料之写入时，用来使上述之第1节点和上述之放大装置进行电的结合；第2结合装置，在上述之资料之读出时，于利用上述之第1结合装置使上述之第1节点和上述之放大装置进行电的结合之后，用来使上述之第2节点和上述之资料汇流排装置进行电的结合；和第3结合装置，在上述之写入时，于利用上述之第1结合装置使上述之第1节点和上述之放大装置进行电的结合之前，用来使上述之第1节点和上述之资料汇流排装置进行电的结合者。

主权项

一种半导体记忆装置,具备有:第一记忆器阵列,具 有被 配置成多个行,多个列,呈矩阵状之多个第一记忆 器单元 ;多个位元线对,其各与配置成对应列之多个记忆 器单元 连接;多个感测放大器,其各与配置成对应列之位 元线对 连接;多个第二记忆器单元,其具有:第二反相装置, 其 各配置于对应列,各具有第一节点及第二节点,同 时与第 二节点之输入连接而与第一节点之输出连接;与第 一节点 之输入连接而与第二节点之输出连接,与具有此第 一反相 装置之驱动能力大之第二反相装置;第一结合装置 ,在配 置成各对应列位元线对一边之位元线与配置成对 应列之第 二记忆器单元之第一节点间连接,依据资料转送信 号而控 制导通状态;第二结合装置,在配置成各对应列第 二记忆 器单元之第一节点与资料线间连接,依据读出选择 信号而 控制导通状态;第二结合装置,在配置于各对应列 之第二 记忆器单元之第二节点与资料线间连接,依据写入 选择信