| 主权项 |
1﹒一种能减少源端/地端电压跳动现象的输出级, 此输出级具一第一MOS 电晶体及一第二MOS电晶体互相串接,第一MOS电晶体 具一源、一汲 及一闸端,第二MOS电晶体具一源、汲及闸端,第一 MOS电晶体的吸 端与第二MOS电晶体的汲端连结处构成一输出端,此 一输出级包含:一 第一控制装置,其因应一输入信号,将第一及第二 MOS电晶体两者其中 之一个予以断开;一第二控制装置,其因应该输入 信号,使两者其中之另 一个MOS电晶体准备在输出端输出一输出信号;一第 一闸控装置,其因 应该输入信号,将前述其中之另一个MOS电晶体部份 地接通;一第二闸 控装置,其因应该输入及输出信号,将前述其中之 另一个MOS电晶体完 全地接通;因此当输出信号在变换状态所产生之地 端或源端电压跳动现象 得以减低。 2﹒如申请专利范围第1项所述之输出级,其中之第 一MOS电晶体为一PM OS电晶体。 3﹒如申请专利范围第1项所述之输出级,其中之第 二MOS电晶体为一NM OS电晶体。 4﹒如申请专利范围第1项所述之输出级,其中之第 一控制装置包含一PMO S电晶体,此一PMOS电晶体具一闸端与输入信号连结, 一源端与Vd d连结,及一汲端输出一第一控制信号。 3﹒如申请专利范围第1项所述之输出级,其中之第 二控制装置包含一NMO S电晶体,此一NMOS电晶体具一闸端与输入信号连结, 一源端与GN D连结,及一汲端输出一第二控制信号。 6﹒如申请专利范围第1项所述之输出级,其中之第 一闸控装置包含:一PM OS电晶体,此PMOS电晶体具一闸端,一输入端经由一 反相器与输入 信号连结,及一输出端以输出一第三控制信号;及7 ﹒如申请专利范围第 1项所述之输出级,其中之第二闸控装置包含;一NMOS 电晶体,此N MOS电晶体具一闸端,一输入端经由一反相器与输入 信号连结,及一找 出端以输出一第四控制信号;一NMOS电晶体,此NMOS电 晶体具一 输入端经由一反相器与输入信号连结,一闸端与输 出信号连结,及一输出 端输出一第五控制信号;及﹒PMOS电晶体,此PMOS电晶 体具一输 入端经由一反相器与输入信号连结,一闸端与输出 信号连结,及一输出端 输出一第六控制信号;及8﹒如申请专利范围第6项 所述之输出级,其中 当输入信号由逻辑1变换成0时,第一MOS电晶体被断 开,第四控制信 号被有效动作而在第一阶段将第二MOS电晶体部份 地接通,然后第六控 制信号跟着被有效动作而在第二阶段将第二MOS电 晶体完全地接通。 9﹒如申请专利范围第6项所述之输出级,其中当输 入信号由逻辑0变换成1 时,第二MOS电晶体被断开,第三控制信号被有效动 作而在第一阶段将 第一MOS电晶体部份地接通,然后第五控制信号跟着 被有效动作而在第 二阶段将第一MOS电晶体完全地接通。 20﹒一种能减少源端/地端电压跳动现象的输出级, 此输出级具一第一MO S电晶体及一第二MOS电晶体互相串接,第一MOS电晶 体具一源、 一汲及一闸端,第二MOS电晶体具一源、汲及闸端, 第一MOS晶体 体的汲端与第二MOS电晶体的汲端连结处构成一输 出端,此输出级包 含:一第一控制装置,其因应一输入信号,将第一及 第二MOS电晶体 两者其中之个予以断开;一第二控制装置,其因应 该输入信号,使两者 其中之另一个MOS电晶体准备在输出端输出一输出 信号;一第一闸控 装置,其因应该输入信号,以提供一第一控制信号; 35一第二闸控装 置,其因应该输入及输出信号,以提供一第二控制 信号;一第三闸控装 置,其因应该第一控制信号,以将两者其中之另一 个MOS电晶体部份 地接通;一第四闸控装置,其因应该第二控制信号 及输出信号,将两者 其中之另一个MOS电晶体完全地接通;因此当输出信 号在变换状态所 产生之地端或源端电压跳动现象得以减低。 11﹒如申请专利范围第10项所述之输出级,其其中 之第一闸控装置包含: pMOS电晶体,此PMOS电晶体具有一闸端,一输入端经由 一反相 器与输入信号连结,第一输出端;﹒NMOS电晶体,此 NMOS电晶 体具有一﹒闸端,一输入端经由一反相器与输入信 号连结,及一输出端 ;而因应输入信号,由前述PMOS及NMOS电晶体的输出端 其中之 一输出第一控制信号。 12﹒如申请专利范围第10项所述之输出级,其其中 之第二闸控装置包含: ﹒NMOS电晶体,此NMOS电晶体具一输入端经由一反相 器与输入 信号连结,一闸端与输出信号连结,及一输出端:一 PMOS电晶体, 此PMOS电晶体具一输入端经由一反相器与输入信号 连结,一闸端与 输出信号连结,及一输出端;而因应输入及输出信 号,由前述PMOS 及NMOS电晶体的输出端其中之一输出第二控制信号 。 13﹒如申请专利范围第10项所述之输出级,其其中 之第二闸控装置包含: ─PMOS电晶体,此PMOS电晶体具一闸端及输入端共同 与第一控 制信号连结,及一输出端;一NMOS电晶体,此NMOS电晶 体具一 闸端及输入端共同与第一控制信号连结,及一输出 端;而因应第一控制 信号,由前述PMOS及NMOS电晶体的输出端其中之一输 出一第三 控制信号至前述其中之另一个MOS电晶体的闸端。 14﹒如申请专利范围第10项所述之输出级,其其中 之第四闸控装置包含: NMOS电晶体,此NMOS电晶体具一输入端与第二控制信 号连结, 一闸端与输出信号连结,及一输出端;﹒PMOS电晶体, 此PMOS 电晶体具一输入端与第二控制信号连结,一闸端与 输出信号连结,及一 输出端;而因应第二控制信号及输出信号,由前述 PMOS及NMOS 电晶体的输出端其中之一输出一第四控制信号至 前述其中之另一个MO S电晶体的闸端。 15﹒一种在一电路元件中减少地端/源端电压跳动 的方法,此电路元件具一 输出级与电容负载连结,此输出级包括一第一MOS电 晶体及一第二M OS电晶体互相串接,第一MOS电晶体具一汲、源及闸 端,第二MO S电晶体具一汲、源及闸端,第一MOS电晶体的汲端 与第二MOS电 晶体的汲端连结构成一输出端以输出一输出信号, 此方法包含下列步骤 :接收一输入控制信号;提供一第一控制信号将第 一及第二MOS电晶 体两者其中之一个予以断开,一第二控制信号将其 中之另一个MOS电 晶体部份地接通;以及提供一第三控制信号将前述 其中之另一个MOS 电晶体完全地接通。图示简单说明: 第l图揭示习知技术中电子元件的输 出级。 第2图揭示本发明之一较佳实施例。 第3图揭示第l图中相关信号之波形。 第4图揭示第2图中相关信号之波形。 第5图揭示本发明之另一较佳实施例。 第6图揭示本发明之再一较佳实施例 。 |
