| 主权项 |
1.一种可藉电写入及消除之半导体记忆装置,具备有:第1导电型之半导体基板,具有主表面,和具有由侧壁和底壁所形成之沟道;第1闸电极,包含有上部份和下部份,该上部份经由由具有第1膜厚之第1绝缘膜形成在上述沟道之侧壁之上,该下部分经由具有比上述第1膜厚小之第2膜厚之第2绝缘膜形成在上述沟道之底壁之上;第2导电型之第1不纯物区域,作为邻接上述沟道之侧壁之上述半导体基板之主表面,形成在上述第1闸电极之上部份之近傍;第2不纯物区域,作为上述沟道之底壁,形成在上述第1闸电极之下部份之近傍, 第2闸电极,经由第3绝缘膜形成在上述第1闸电极之上。2.一种可藉电写入及消除之半导体记忆装置之制造方法,所包含之步骤有:在第1导电型之半导体基板之主表面形成具有侧壁和底壁之沟道;在上述之吸极之侧壁之上形成具有第1膜厚之第1绝缘膜;在上述沟道之底壁之上形成具有比上述第1膜厚小之第2膜厚之第二绝缘膜;形成第1闸电极,具备有位于上述第1绝缘膜之上之第1部份和位于上述第2绝缘膜之上之第2部份;在上述第1闸电极之第1部份之近傍形成第2导电型之第1不纯物区域作为邻接上述沟通之侧壁之上述半导体基板之主表面;在上述第1闸电极之第2部份之近傍形成第2导电型之第2不纯物区域作为上述沟道之底壁;在上述第1闸电极之上形成第3绝缘电极。图示简单说明:图1是部份剖面图,用来表示依照本发明之实施例之快速记忆器之1个记忆器电晶体之构造。图2是部份平面图,用来表示依照本发明实施例之快速记忆器之记忆器电晶体之平面配置。图3是沿着图2之III-III线之部份剖图4是部份平面图,用来表示本发明之快速记忆器之第1制造工程中之平面配置。图5是部份平面图,用来表示本发明之EEPROM之第2制造工程中之平面配置。图6是部份平面,用来表示本发明之EEPROM之第7制造工程中之平面配置。图7是部份平面图,用来表示本发明之EEPROM之第10制造工程中之平面配置。图8是部份平面图,用来表示本发明之EEPROM之第11制造工程中之平面配置。图9是本发明之EEPROM之第2制造工程中之部份剖面图,用来表示沿着图5之IX-XI线之剖面。图10是本发明之EEPROM之第3制造工程中之部份剖面图。图11是本发明之EEPROM之第4制造工程中之部份剖面图。图12是本发明之EEPROM之第5制造工程中之部份剖面图。图13是本发明之EEPROM之第6制造工程中之部份剖面图。图14是本发明之EEPROM之第7制造工程中之部份剖面图,用来表示沿着图6之XIV-XIV线之剖面。图15是本发明之EEPROM之第8制造工程中之部份剖面图。图16是本发明之EEPROM之第9制造工程中之部份剖面图。图17是本发明之EEPROM之第10制造工程中之部份剖面图,用来表示沿着图7之XVII-XVII线之剖面。图18是本发明之EEPROM之第11制造工程中之部份剖面图,用来表示沿着图8之XVIII-XVIII线之剖面。图19是方块图,用来表示习知之快速记忆器之一般构造。图20是等値电路图,用来表示图19所示之记忆器单元矩阵100之概略构造。图21是部份剖面图,用来表示习知之快速记忆器之1个记忆器电晶体。图22是部份平面图,用来表示习知之快速记忆器之记忆器电晶体之平面配置。图23是沿着图22之XXIII-XXIII线之部份剖面图。 |
