发明名称 SET AND RESET DETECTION CIRCUITS FOR REVERSIBLE RESISTANCE SWITCHING MEMORY MATERIAL
摘要 메모리 디바이스에서 가역적 저항-스위칭 메모리 소자(reversible resistance-switching memory element)에 대한 셋(set) 또는 리셋(reset) 프로세스를 수행하기 위한 회로이다. 램프형(ramp) 전압이 메모리 셀에 인가되고 셋 또는 리셋 프로세스가 완료되는 즉시 전압이 방전되어 메모리 셀에서 생길 수 있는 교란(disturb)을 피할 수 있도록 그 상태가 끊임없이 모니터링된다. 하나의 셋 회로는 전류원(current source)을 이용하여 전압을 램프시키면서 오피-앰프 루프(op-amp loop)를 이용하여 전류 피크(current peak)를 검출한다. 하나의 리셋 회로는 오피-앰프 루프를 이용하여 전압을 램프시키면서 출력 신호를 안정하게 유지하기 위해 피크 전류로 전류를 계속 끌어옴으로써 전류 피크를 검출한다. 또 다른 셋 회로는 오피-앰프와 소오스-팔로워(source-follower) 구성을 이용하여 전압을 램프시킨다. 또 다른 리셋 회로는 전력 소모를 감소시키기 위해 레벨 쉬프트(level shift)시키는 소오스-팔로워 구성과 오피-앰프 루프를 이용하여 전압을 램프시킨다. 더 빠른 검출과 차단(shutoff) 및 안정된 동작이 달성된다.
申请公布号 KR101686979(B1) 申请公布日期 2016.12.28
申请号 KR20117010204 申请日期 2009.09.23
申请人 샌디스크 테크놀로지스 엘엘씨 发明人 첸 잉창;카자나이제 마르코
分类号 G11C13/00 主分类号 G11C13/00
代理机构 代理人
主权项
地址