| 发明名称 | 半导体设置及其制造方法 | ||
| 摘要 | 本申请公开了一种半导体设置及其制造方法。一示例设置可以包括：绝缘体上半导体(SOI)衬底，包括基底衬底、埋入电介质层和SOI层；在SOI衬底上形成的背栅，所述背栅穿透埋入电介质层而与基底衬底电接触；在背栅的相对两侧由SOI层形成的鳍；以及夹于背栅与各鳍之间的背栅介质层。 | ||
| 申请公布号 | CN103985749B | 申请公布日期 | 2016.12.28 |
| 申请号 | CN201310050055.9 | 申请日期 | 2013.02.08 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 朱慧珑 |
| 分类号 | H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 倪斌 |
| 主权项 | 一种半导体设置，包括：绝缘体上半导体(SOI)衬底，包括基底衬底、埋入电介质层和SOI层；在SOI衬底上形成的背栅，所述背栅穿透埋入电介质层而与基底衬底电接触；在背栅的相对两侧由SOI层形成的鳍；夹于背栅与各鳍之间的背栅介质层；以及在埋入电介质层上形成的栅堆叠，所述栅堆叠与所述鳍和背栅相交，其中所述栅堆叠与背栅之间通过电介质层隔离。 | ||
| 地址 | 100083 北京市朝阳区北土城西路3号 | ||