发明名称 |
并行I/O总线接收器接口及用于校准其接收器的方法 |
摘要 |
本发明涉及一种并行I/O总线接收器接口及用于校准其接收器的方法。所述并行总线接口在总线级别采用接收器冗余以便具有N+1个接收器器件。输入交换网络被配置为接收N个并行数据信号并沿着相应路径将N个并行数据信号耦合到对应并行配置的位接收器器件,并将一个所接收的数据信号耦合到两个相邻位接收器。校准器件校准所述两个相邻位接收器之一,并且限定器件限定在由所述校准器件执行的校准过程中做出的数据决策。所述方法遍历N+1个接收器的每一个以便定期重新校准每个接收器(每次一个),其间连续且不中断地处理N个输入。配置所述接口,使得另一接收器接收与正在被校准的接收器相同的数据,并且可以以最小电路开销进行接收器校准限定。 |
申请公布号 |
CN103516605B |
申请公布日期 |
2016.12.28 |
申请号 |
CN201310145744.8 |
申请日期 |
2013.04.24 |
申请人 |
国际商业机器公司 |
发明人 |
T·O·迪克森;F·D·费拉艾奥洛;D·J·约瑟夫 |
分类号 |
H04L12/709(2013.01)I;H04L12/40(2006.01)I |
主分类号 |
H04L12/709(2013.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
于静;张亚非 |
主权项 |
一种并行I/O总线接收器接口,包括:输入交换网络,其被配置为接收N个并行数据信号并沿着相应路径将所述N个并行数据信号耦合到N+1个并行配置的位接收器器件的对应接收器器件RX,并被配置为将一个所接收的数据信号耦合到两个相邻位接收器;校准逻辑器件,其用于校准所述两个相邻位接收器之一;限定逻辑器件,其用于限定在由所述校准逻辑器件执行的校准过程中做出的数据决策;以及输出交换网络,其被配置为将正在被校准的位接收器的输出路由到所述校准逻辑块,并同时路由所述N+1个并行配置的接收器的其余N个位接收器的输出以作为N位宽度并行数据信号输出,其中所述其余N个位接收器的一个输出端的输出被同时路由到所述限定逻辑块。 |
地址 |
美国纽约 |