存储器架构与相关的串行直接存取电路

摘要

本发明提供一种存储器架构与相关的串行直接存取电路。存储器架构包括一并行接口的存储器与一串行直接存取电路。串行直接存取电路包括一致能接点、一串行接点与一自动测试模块。致能接点接收一致能位，串行直接存取电路响应此致能位而选择性地致能与失能。当串行直接存取电路被致能时，串行接点串行地接续多个串行位，每一串行位关联于并行接口的多个并行接点之一；再者，自动测试模块可对存储器进行一内建测试，其是关联于串行位。

主权项

一种具有一并行接口及一仅用于测试的串行接口的存储器架构，包含：一串行直接存取电路，包含：一第一组并行接点，用于并行接口的运作；一致能接点，用以接收一致能位，其中该串行直接存取电路在该致能位等于一第一逻辑值时被致能，在该致能位等于一第二逻辑值时被失能；一第二组并行接点，由该串行直接存取电路输出，其中该第二组并行接点在该致能位等于该第二逻辑值时接续该第一组并行接点；一串行接点，于该串行直接存取电路被致能时串行地接续多个串行位，每一串行位关联于该第二组并行接点的其中之一；以及一自动测试模块，于该串行直接存取电路被致能时，依据该些串行位进行一内建测试；以及一存储器，包含多个并行接点，分别耦接该第二组并行接点。