发明名称 在半导体制造中降低超低k介电层损伤的方法
摘要 本发明提供一种在半导体制造中降低超低k介电层损伤的方法,该方法通过在超低k介电层中预制低k介电层,然后在所述低k介电层上进行刻蚀形成用于互连的沟槽和通孔。由于所述通孔和沟槽的形成是对所述第一介电层刻蚀形成的,而该第一介电层的材质为致密低k介电材料,对致密低k介电材料的刻蚀以及CMP等工艺对其介电常数的影响较小,从而等效地降低了对多孔超低k介电层的损害,提高了器件的可靠性。
申请公布号 CN104112702B 申请公布日期 2016.12.28
申请号 CN201310138936.6 申请日期 2013.04.18
申请人 中芯国际集成电路制造(上海)有限公司 发明人 周鸣
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 上海光华专利事务所 31219 代理人 余明伟
主权项 一种在半导体制造中降低超低k介电层损伤的方法,其特征在于,所述方法至少包括:1)提供一基片,该基片具有金属扩散阻挡层以及位于该金属扩散阻挡层上表面的第一介电层,然后在所述第一介电层表面形成第一硬掩膜层;2)利用光刻工艺在所述第一硬掩膜层上形成开口,接着在所述开口中及残余的所述第一硬掩膜层表面沉积第二硬掩膜层,最后利用化学机械研磨工艺抛光该第二硬掩膜层;3)以所述开口中的第二硬掩膜层为掩膜,利用干法刻蚀依次除去所述第一硬掩膜层和第一介电层直至露出下方的所述金属扩散阻挡层;4)利用旋涂工艺在所述步骤3)中刻蚀形成的结构中填充第二介电材料以形成第二介电层;然后利用化学机械研磨工艺抛光该第二介电层直至除去所述第二硬掩膜层;5)在所述第一介电层和第二介电层表面沉积第三介电层,然后在所述第三介电层表面自下而上再次沉积第三硬掩膜层和第四硬掩膜层;6)利用刻蚀工艺依次除去所述底部抗反射层、第四硬掩膜层、第三硬掩膜层、第三介电层、第一介电层以及金属扩散阻挡层以形成用于互连的通孔及沟槽;7)用导电材料填充所述通孔及沟槽并进行平坦化处理,然后在经过平坦化的半导体表面形成金属扩散阻挡层。
地址 201203 上海市浦东新区张江路18号