发明名称 |
一种智能变电站的多IED仿真培训平台 |
摘要 |
本实用新型公开了一种智能变电站的多IED仿真培训平台,包括FPGA、嵌入式CPU系统、时钟模块、报文数据包生成器、合并单元、光数字保护单元、智能终端、保护系统和多个学台,FPGA的信号端与嵌入式CPU系统的信号端连接,多个学台通过数据总线与嵌入式CPU系统连接,保护系统通过电以太网卡与嵌入式CPU系统连接,时钟模块与FPGA的时钟信号端连接,报文数据生成器与FPGA的报文数据端连接,多个合并单元、光数字保护单元和智能终端均通过光以太网口与FPGA连接。本实用新型通过嵌入式CPU系统和FPGA处理器相结合,通过时钟模块达到精确的时标并进行报文处理,通过多个学台完整的仿真常用的保护IED的操作功能、逻辑功能、MMS上送调度功能和保护跳闸功能。 |
申请公布号 |
CN205845347U |
申请公布日期 |
2016.12.28 |
申请号 |
CN201620339358.1 |
申请日期 |
2016.04.21 |
申请人 |
成都飞腾盛世科技有限公司 |
发明人 |
滕双佳 |
分类号 |
G09B9/00(2006.01)I |
主分类号 |
G09B9/00(2006.01)I |
代理机构 |
北京天奇智新知识产权代理有限公司 11340 |
代理人 |
杨春 |
主权项 |
一种智能变电站的多IED仿真培训平台,其特征在于:包括FPGA、嵌入式CPU系统、时钟模块、报文数据包生成器、合并单元、光数字保护单元、智能终端、保护系统和多个学习台,所述FPGA的信号端与所述嵌入式CPU系统的信号端连接,多个所述学习台通过数据总线与所述嵌入式CPU系统连接,所述保护系统通过电以太网卡与所述嵌入式CPU系统连接,所述时钟模块与所述FPGA的时钟信号端连接,所述报文数据生成器与所述FPGA的报文数据端连接,多个所述合并单元、所述光数字保护单元和所述智能终端均通过光以太网口与所述FPGA连接。 |
地址 |
610041 四川省成都市高新区天府三街69号1栋12层1202号 |