发明名称 |
半导体器件及其制造方法 |
摘要 |
公开了一种半导体器件及其制造方法,该半导体器件包括:半导体衬底;半导体衬底中的接触区;位于接触区上的夹层结构,该夹层结构包括背栅导体、位于背栅导体两侧的半导体鳍片、以及将背栅导体与半导体鳍片分别隔开的各自的背栅电介质,其中接触区作为背栅导体的导电路径的一部分;与半导体鳍片相交的前栅堆叠,该前栅堆叠包括前栅电介质和前栅导体,并且前栅电介质将前栅导体和半导体鳍片隔开;位于背栅导体上方以及半导体鳍片上方的绝缘帽盖,并且绝缘帽盖将背栅导体与前栅导体隔开;以及与半导体鳍片提供的沟道区相连的源区和漏区。该半导体器件可以实现高集成度和低功耗。 |
申请公布号 |
CN103985750B |
申请公布日期 |
2016.12.28 |
申请号 |
CN201310050056.3 |
申请日期 |
2013.02.08 |
申请人 |
中国科学院微电子研究所 |
发明人 |
朱慧珑 |
分类号 |
H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
蔡纯 |
主权项 |
一种制造半导体器件的方法,包括:在SOI晶片的半导体衬底中形成接触区,SOI晶片包括半导体衬底、掩埋绝缘层和半导体层的堆叠;在半导体层上形成多个掩模层;在所述多个掩模层中的最顶部的一个中形成开口;在开口内壁形成侧墙形式的另一个掩模层;采用所述另一个掩模层作为硬掩模,将开口穿过所述多个掩模层和所述半导体层延伸到接触区;在开口内壁形成背栅电介质;在开口中形成背栅导体;在开口中形成绝缘帽盖,该绝缘帽盖包括所述另一个掩模层并且覆盖背栅电介质和背栅导体;采用绝缘帽盖作为硬掩模,将半导体层图案化为半导体鳍片;形成与半导体鳍片相交的前栅堆叠,该前栅堆叠包括前栅电介质和前栅导体,并且前栅电介质将前栅导体和半导体鳍片隔开;以及形成与半导体鳍片提供的沟道区相连的源区和漏区。 |
地址 |
100083 北京市朝阳区北土城西路3号 |