发明名称 半导体器件及其制造方法
摘要 一种半导体器件包括穿过衬底的有源图案的栅极结构。所述半导体器件可以包括所述衬底与所述栅电极之间的栅极介电图案。所述栅极结构包括栅电极、所述栅电极上的盖图案以及至少部分地覆盖所述盖图案的一个或多个侧壁的一个或多个低k介电层。所述栅极结构可以包括位于所述栅电极的相对的侧壁处的间隔件以及位于所述盖图案与所述间隔件之间的分离的低k介电层。所述盖图案的宽度可以小于所述栅电极的宽度。所述盖图案具有第一介电常数,并且所述一个或多个低k介电层具有第二介电常数。所述第二介电常数小于所述第一介电常数。所述第二介电常数可以大于或等于1。
申请公布号 CN106257689A 申请公布日期 2016.12.28
申请号 CN201610424289.9 申请日期 2016.06.15
申请人 三星电子株式会社 发明人 李厚容;金完敦;宋在烈;玄尚镇
分类号 H01L29/78(2006.01)I;H01L29/423(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 北京天昊联合知识产权代理有限公司 11112 代理人 张帆;崔卿虎
主权项 一种半导体器件,包括:衬底,其包括有源图案;以及穿过所述有源图案的栅极结构,所述栅极结构包括:栅电极;所述栅电极上的盖图案,所述盖图案具有第一介电常数;间隔件,其与所述栅电极的相对的侧壁平行地延伸;以及低k介电层,每个低k介电层在所述盖图案的分离的各个侧壁与所述间隔件的分离的各个间隔件之间,所述低k介电层具有第二介电常数,每个低k介电层的底表面位于高于所述栅电极的底表面的水平高度处,并且所述第二介电常数大于或等于1并且小于所述第一介电常数。
地址 韩国京畿道