发明名称 一种高性能MOSFET及其制造方法
摘要 本发明公开了一种高性能MOSFET及其制造方法,所述元胞采用方形元胞,其特征在于:包括P型衬底、P型埋层、P型外延层、N型重掺杂区、n型漂移区、P型体沟道区、N型重掺源区、介质层、多晶栅极区、金属前介质层、场板金属、P型重掺杂区、源端金属、漏端金属。所述制备流程为:n+硅片制备,埋层注入推结,生长n‑外延,场氧生长,穿通区扩散,栅氧化层生长,多晶刻蚀,N漂移区注入推结,p型体沟道区注入推结,N+重掺杂源区注入退火,接触孔刻蚀,p+重掺杂区注入退火,金属淀积,刻蚀,合金、钝化、退火。
申请公布号 CN106252415A 申请公布日期 2016.12.21
申请号 CN201610621150.3 申请日期 2016.08.02
申请人 重庆中科渝芯电子有限公司 发明人 刘青;刘建;税国华;张剑乔;陈文锁
分类号 H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 重庆大学专利中心 50201 代理人 王翔
主权项 一种高性能MOSFET,其特征在于:包括P型衬底(100)、P型埋层(101)、P型外延层(102)、N型重掺杂区(103)、n型漂移区(104)、P型体沟道区(105)、N型重掺源区(106)、介质层(107)、多晶栅极区(108)、金属前介质层(109)、场板金属(110)、P型重掺杂区(111)、源端金属(112)、漏端金属(113);所述P型衬底(100)上覆盖有P型埋层(101)和P型外延层(102);所述P型埋层(101)位于P型衬底(100)上表面的中间位置,所述P型外延层(102)与P型埋层(101)相接触;所述n型漂移区(104)覆盖于P型外延层(102)两端位置;所述n型漂移区(104)之间设置有P型体沟道区(105);所述P型体沟道区(105)与P型埋层(101)和P型外延层(102)相接触;所述P型体沟道区(105)上表面中心位置出处设有接触孔,所述接触孔两侧为N型重掺源区(106),所述接触孔底部为P型重掺杂区(111);所述N型重掺源区(106)的上表面与P型体沟道区(105)的上表面共面,所述N型重掺源区(106)与P型重掺杂区(111)相接触;所述n型漂移区(104)的两端设置有N型重掺杂区(103);所述n型漂移区(104)、P型体沟道区(105)、N型重掺源区(106)的表面和N型重掺杂区(103)的部分表面上覆盖有介质层(107);所述多晶栅极区(108)覆盖于介质层(107)的部分表面;所述多晶栅极区(108)在介质层(107)下表面的投影位置与所述P型体沟道区(105)、N型重掺源区(106)之间的位置相对应;所述金属前介质层(109)覆盖于介质层(107)和多晶栅极区(108)的上表面;所述场板金属(110)覆盖于金属前介质层(109)的部分表面,所述场板金属(110)还覆盖于P型重掺杂区(111)的部分表面,并与N型重掺源区(106)和介质层(107)相接触;所述漏端金属(113)覆盖于N型重掺杂区(103)的部分表面和金属前介质层(109)的部分表面,并与介质层(107)相接触;所述源端金属(112)覆盖于P型衬底(100)的下表面。
地址 401332 重庆市沙坪坝区西园二路98号