发明名称 |
一种低缺失率、低缺失惩罚的缓存方法和装置 |
摘要 |
一种低缺失率、低缺失惩罚的缓存方法和装置,应用于处理器领域时能在处理器核执行指令前,将所述指令填充到所述处理器核能直接访问的高速存储器中,几乎使所述处理器核每次都能在所述高速存储器中获取到需要的指令,达到极高的缓存命中率。 |
申请公布号 |
CN103176914B |
申请公布日期 |
2016.12.21 |
申请号 |
CN201210450909.8 |
申请日期 |
2012.11.09 |
申请人 |
上海芯豪微电子有限公司 |
发明人 |
林正浩 |
分类号 |
G06F12/0897(2016.01)I;G06F12/0853(2016.01)I |
主分类号 |
G06F12/0897(2016.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种预取多层次分支目标指令供处理器核执行的方法,所述处理器核连接一个包含可执行指令的第一存储器和一个比第一存储器速度更快的第二存储器;对正被从第一存储器填充到第二存储器的指令进行审查,从而提取出至少包括分支信息的指令信息;根据提取出的指令信息建立复数条轨道;其特征是:以处理器核正在执行的指令后的第一条分支指令作为根分支点为起点,根据所述轨道中的指令信息产生对应于至少两层分支的领先指针地址。 |
地址 |
200092 上海市杨浦区四平路1398号B座1202 |