发明名称 |
半导体结构及其制造方法 |
摘要 |
本发明提供了一种半导体结构,包括衬底(130)、支撑结构(131)、基底区(100)、栅堆叠、侧墙(240)以及源/漏区,其中,所述栅堆叠位于所述基底区(100)之上,所述基底区(100)由支撑结构(131)支撑于所述衬底(130)之上,其中所述支撑结构(131)的侧壁截面为内凹的曲线形;在所述基底区(100)两侧边缘下方存在隔离结构(123),其中,部分所述隔离结构(123)与所述衬底(130)相连接;在所述隔离结构(123)和所述支撑结构(131)之间存在空腔(112);以及至少在所述基底区(100)和隔离结构(123)的两侧存在源漏区。相应地,本发明还提供了该半导体结构的制造方法。 |
申请公布号 |
CN103779229B |
申请公布日期 |
2016.12.21 |
申请号 |
CN201210417331.6 |
申请日期 |
2012.10.26 |
申请人 |
中国科学院微电子研究所 |
发明人 |
朱慧珑;尹海洲;骆志炯 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/10(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京汉昊知识产权代理事务所(普通合伙) 11370 |
代理人 |
朱海波;何平 |
主权项 |
一种半导体结构的制造方法,该方法包括以下步骤:a)提供衬底(130),在该衬底(130)之上形成栅堆叠以及围绕该栅堆叠的第一侧墙(240);b)去除位于所述栅堆叠两侧的部分所述衬底(130),形成器件堆叠;c)在所述器件堆叠的侧壁上形成第二侧墙(260);d)以带有第二侧墙(260)的器件堆叠为掩模刻蚀位于所述器件堆叠两侧的衬底(130),形成位于器件堆叠两侧的凹槽(160)以及在所述器件堆叠下方的支撑结构(131),其中通过控制刻蚀使得凹槽的侧壁截面为凸出至器件堆叠正下方的曲线形;e)形成填充所述凹槽的第一半导体层(110);f)去除位于所述器件堆叠两侧的部分所述第一半导体层(110),保留一定厚度的第一半导体层(110);g)在所述器件堆叠的宽度方向上的部分区域中,去除位于所述器件堆叠两侧的所述第一半导体层(110),以暴露所述衬底(130);h)在所述器件堆叠的宽度方向上的所述部分区域中,在第二侧墙(260)以及器件堆叠的两侧边缘下方形成连接衬底的隔离结构(123);i)去除剩余的所述第一半导体层(110),在所述支撑结构(131)和所述隔离结构(123)之间形成空腔(112);j)去除第二侧墙(260),并在所述器件堆叠的两侧形成源/漏区。 |
地址 |
100029 北京市朝阳区北土城西路3号 |