发明名称 |
用于在执行浮点运算时控制舍入的装置及方法 |
摘要 |
提供用于在执行浮点运算时控制舍入的装置及方法。装置具有自变量归约电路系统以执行自变量归约运算,并且另外提供归约与舍入电路系统,此归约与舍入电路系统自所提供浮点值产生经修改浮点值以输入到自变量归约电路系统。归约与舍入电路系统被布置为基于指定值N修改所提供浮点值的有效数,以便利用所应用的指定舍入产生截断有效数,此截断有效数比所提供浮点值的有效数短N个位,且随后用作经修改浮点值的有效数。指定值N被选定以使得使用经修改浮点值执行的自变量归约运算将抑制自变量归约运算的结果中的舍入误差。藉由使得舍入误差能够以此方式加以抑制,可能在众多浮点运算的计算中使用此自变量归约电路系统,同时使得能够获得准确舍入结果。 |
申请公布号 |
CN106250098A |
申请公布日期 |
2016.12.21 |
申请号 |
CN201610391198.X |
申请日期 |
2016.06.03 |
申请人 |
ARM 有限公司 |
发明人 |
乔恩·尼斯塔德 |
分类号 |
G06F7/57(2006.01)I;G06F7/499(2006.01)I |
主分类号 |
G06F7/57(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 11258 |
代理人 |
林强 |
主权项 |
一种装置,包含:自变量归约电路系统,以执行自变量归约运算;以及归约与舍入电路系统,以自所提供浮点值产生经修改浮点值以输入到所述自变量归约电路系统;归约与舍入电路系统被布置为基于一指定值N修改所提供浮点值的有效数,以便利用所应用的指定舍入产生一截断有效数,该截断有效数比所提供浮点值的有效数短N个位,并且用作所述经修改浮点值的有效数;所述指定值N使得使用所述经修改浮点值执行的自变量归约运算抑制该自变量归约运算的结果中的舍入误差。 |
地址 |
英国剑桥 |