| 摘要 |
하나 이상의 메모리 장치를 포함하는 시스템 및 에러 검출 및 정정 방법이 제시된다. 시스템의 메모리 장치는 패킷을 수신하기 위한 입력을 포함한다. 패킷의 제1 부분은 적어도 하나의 커맨드 바이트를 포함하며, 패킷의 제2 부분은 커맨드 에러 검출을 촉진하기 위한 패리티 비트를 포함할 수 있다. 메모리 장치는 패리티 비트를 기초로 적어도 하나의 커맨드 바이트내에 에러가 존재하는지를 검출하도록 구성된 에러 매니저 및 패킷을 에러 매니저에게 제공하도록 구성된 회로를 포함할 수 있다. |
