发明名称 |
SOI射频开关结构及集成电路 |
摘要 |
一种SOI射频开关结构及集成电路。SOI射频开关结构包括第一支路和第二支路。而且,所述SOI射频开关结构还包括附加晶体管,其中附加晶体管的源极和漏极通过第五电阻器连接,而且附加晶体管的栅极、源极和漏极分别连接至第二支路的第一个MOS晶体管的栅极、源极和漏极。在本发明中,射频开关的基本结构包含串联之路和并联支路;本发明在并联连支路的第一级和/或第二级增加并联的晶体管结构,以使电压分配更加均匀,由此使得第一级和/或第二级的电容变大,从而分压变小。 |
申请公布号 |
CN106230417A |
申请公布日期 |
2016.12.14 |
申请号 |
CN201610596338.7 |
申请日期 |
2016.07.27 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
刘张李 |
分类号 |
H03K17/687(2006.01)I |
主分类号 |
H03K17/687(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
屈蘅 |
主权项 |
一种SOI射频开关结构,其特征在于包括:第一支路和第二支路;其中,第一支路包括按照前一个MOS晶体管的源极连接至相邻的后一个MOS晶体管的漏极的方式依次并排布置的多个MOS晶体管,其中每个MOS晶体管的源极和漏极通过各自的第一电阻器连接,每个MOS晶体管的栅极通过各自的第二电阻器连接第一栅极电压,第一个MOS晶体管的漏极连接至输入信号,最后一个MOS晶体管的源极连接天线;其中,第二支路包括按照前一个MOS晶体管的源极连接至相邻的后一个MOS晶体管的漏极的方式依次并排布置的多个MOS晶体管,其中每个MOS晶体管的源极和漏极通过各自的第三电阻器连接,每个MOS晶体管的栅极通过各自的第四电阻器连接第二栅极电压,第一个MOS晶体管的漏极连接至输入信号,最后一个MOS晶体管的源极接地;而且,所述SOI射频开关结构还包括附加晶体管,其中附加晶体管的源极和漏极通过第五电阻器连接,而且附加晶体管的栅极、源极和漏极分别连接至第二支路的第一个MOS晶体管的栅极、源极和漏极;其中,第一支路和第二支路的每个MOS晶体管的衬底通过电阻接地。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |