发明名称 Method and apparatus of V-Sync Delay Calculation
摘要 수직 동기 지연 계산 방법이 제공된다. 본 발명의 실시예에 따른 수직 동기 지연 계산 방법은 서로 상이한 주파수를 갖는 입력 신호에 대한 수직 동기 지연을 계산하는 방법에 있어서, 사용자가 레이아웃을 설정하고, 설정 값을 저장하는 단계, 입력 신호의 수직 주파수를 서로 비교하여 수직 동기 지연 플래그를 설정하는 단계, 상기 입력 신호의 캡쳐 영역 정보와 프레임 록킹을 수행할 디스플레이 파이프라인의 입력 신호에 따라 수직 동기 지연을 산출하는 단계, 상기 수직 동기 지연 플래그가 설정되었는지 판단하는 단계, 및 상기 설정된 수직 동기 지연 플래그에 따라 상기 수직 동기 지연을 증가시키는 단계를 포함하는, 수직 동기 지연 계산 방법을 포함한다.
申请公布号 KR20160142924(A) 申请公布日期 2016.12.14
申请号 KR20150078501 申请日期 2015.06.03
申请人 어드밴인터내셔널코프 发明人 수도 겐조;유, 알란 턴-쑨;김헌숙;메나, 마리오 산체스
分类号 H04N5/04;H04N5/06;H04N5/10 主分类号 H04N5/04
代理机构 代理人
主权项
地址
您可能感兴趣的专利