高速数模转换器和模数转换器用带延迟锁相环的数据接口

摘要

本发明公开了一种系统，包括第一电路，所述第一电路包括基于第一时钟信号传送数字数据的数据传送电路。同步生成器基于所述第一时钟信号输出同步信号。数模转换电路包括基于第二时钟信号锁存所述数字数据的数据接收电路。数模转换器的核心接收所述数据接收电路的输出。延迟锁相环电路基于所述第二时钟信号和所述同步信号决定延迟并基于所述第二时钟信号和所述延迟输出所述第一时钟信号至所述第一电路。

主权项

一种用于传送和接收数字数据的系统，包括：第一电路，包括：基于第一时钟信号传送数字数据的数据传送电路；和基于所述第一时钟信号输出同步信号的同步生成器；及数模转换电路，包括：基于第二时钟信号锁存所述数字数据的数据接收电路；接收所述数据接收电路的输出的数模转换器的核心；和基于所述第二时钟信号和所述同步信号决定延迟的延迟锁相环电路，所述延迟锁相环电路基于所述第二时钟信号和所述延迟来输出所述第一时钟信号给所述第一电路，其中所述延迟锁相环电路包括：接收所述第二时钟信号并产生I信号和Q信号的同相/正交(I/Q)时钟生成器；接收所述同步信号和所述第二时钟信号并产生上信号和下信号的相位探测器，其中所述同步信号包括随机位；接收所述上信号和所述下信号的环路滤波器；基于所述I信号和所述Q信号及所述环路滤波器的输出来产生第四时钟信号的相位插值器；及接收所述第四时钟信号并输出所述第一时钟信号的时钟分频器，并且其中所述延迟锁相环电路对PCB布线在第一时钟信号线上引入的延迟、所述第一电路内部引入的延迟和同步信号线内引入的延迟进行补偿。