半导体器件

摘要

本发明提供一种具有存储器的半导体器件，所述存储器在操作时序上的变化减少。例如，所述半导体器件设置有与位线正本并排布置的虚设位线和顺序耦合至所述虚设位线的列方向负载电路。各列方向负载电路设置有固定在截止状态的多个NMOS晶体管，所述多个NMOS晶体管中的预先确定的一些NMOS晶体管使源极和漏极适当地耦合至所述虚设位线中的任一个虚设位线。将伴随预先确定的NMOS晶体管的扩散层电容的负载电容加至所述虚设位线，并且对应于所述负载电容，设置从译码激活信号至虚设位线信号的延迟时间。当设置读出放大器的启动时序时，采用所述虚设位线信号。

主权项

一种半导体器件，所述半导体器件包括：多个字线，所述多个字线沿第一方向延伸；多个位线，所述多个位线沿与所述第一方向相交的第二方向延伸；多个存储单元，所述多个存储单元布置在所述位线与所述字线相交处，并且配置有包括第一MIS晶体管在内的电路；读出放大器电路，所述读出放大器电路可操作为响应于使能信号，通过所述多个位线中的一个位线放大读取自所述存储单元中的一个存储单元的信号；控制电路，所述控制电路可操作为响应于所述存储单元的存取指令产生第一信号；以及时序调整电路，所述时序调整电路可操作为接收输入的第一信号并且通过延迟所述第一信号产生作为所述使能信号来源的第二信号，其中，所述时序调整电路包括：第一布线，所述第一布线与所述位线并排布置并且形成至少一个双向布线，并且所述第一布线可操作为在一端接收传输的第一信号并且从另一端输出所述第二信号；以及负载电路，所述负载电路包括耦合至所述第一布线的多个第二MIS晶体管，其中，所述第一布线包括用作向外布线的第一虚设位线和用作返向布线的第二虚设位线，并且其中，所述第二MIS晶体管被分别提供至所述第一虚设位线和所述第二虚设位线。