延迟同步电路及半导体积体电路装置

摘要

本发明提供一种在延迟同步电路中，不产生恒常相位误差，而可避免延迟同步回路之误动作之技术。在延迟同步电路中，除延迟同步回路(DL)1外，并设置控制电路(CNT)2；在延迟同步回路1之相位比较上，系从控制电路2将控制信号(S)输出至延迟同步回路1，以便基准信号(Fr)与输出信号(Fo)之相位比较的对应关系错开设定周期分。