| 摘要 |
일 실시 예에 따르는 블라인드 비아를 구비하는 반도체 패키지의 제조 방법에 있어서, 주변 영역을 사이에 두고 서로 이격하여 배치되며 적어도 하나의 블라인드 비아를 구비하는 복수의 유닛 기판 영역, 상기 주변 영역에 배치되는 주변 전도 패턴층, 및 상기 블라인드 비아와 상기 주변 전도 패턴층을 전기적으로 연결하는 접속 패턴층을 구비하는 스트립 기판을 제공한다. 상기 복수의 유닛 기판 영역 상에 반도체 칩을 배치시킨다. 상기 복수의 유닛 기판 영역 상에 배치되는 접속 패드와 상기 반도체 칩 상에 배치되는 본딩 패드를 연결하는 전도성 와이어를 형성한다. 상기 접속 패드는 상기 블라인드 비아와 전기적으로 연결된다. 상기 전도성 와이어를 형성할 때, 상기 전도성 와이어의 적어도 일부분으로부터 상기 유닛 기판 영역을 경유하여 상기 주변 전도 패턴층에 이르는 경로에 대한 통전 테스트를 실시한다. |
