发明名称 | 嵌入式芯片测试方法及系统 | ||
摘要 | 一种嵌入式芯片测试方法及系统,所述系统包括:测试仪、测试平台以及锁存器,其中:所述测试仪,适于生成测试信号并通过测试信号输出端输出;所述测试平台,包括:测试信号输入端、锁存控制端以及测试结果输出端,其中:所述测试信号输入端分别与所述测试仪的测试信号输出端及所述嵌入式芯片的测试信号输入端耦接,所述锁存控制端与所述锁存器耦接;所述测试结果输出端与所述测试仪的测试结果输入端耦接;所述锁存器,包括:响应信号输入端,与所述嵌入式芯片的数据输出端耦接;锁存数据输出端,与所述测试结果输出端耦接。采用所述方法及系统,可以减少嵌入式芯片的测试时延,提升测试速度。 | ||
申请公布号 | CN106205735A | 申请公布日期 | 2016.12.07 |
申请号 | CN201510214829.6 | 申请日期 | 2015.04.29 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 權彞振;倪昊;赵子鉴;程昱 |
分类号 | G11C29/56(2006.01)I | 主分类号 | G11C29/56(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 潘彦君;吴敏 |
主权项 | 一种嵌入式芯片测试系统,其特征在于,包括:测试仪、测试平台以及锁存器,其中:所述测试仪,适于生成测试信号并通过测试信号输出端输出;所述测试平台,包括:测试信号输入端、锁存控制端以及测试结果输出端,其中:所述测试信号输入端分别与所述测试仪的测试信号输出端及所述嵌入式芯片的测试信号输入端耦接,所述锁存控制端与所述锁存器耦接;所述测试结果输出端与所述测试仪的测试结果输入端耦接;所述锁存器,包括:响应信号输入端,与所述嵌入式芯片的数据输出端耦接,适于接收所述嵌入式芯片对所述测试信号处理之后生成的响应信号;锁存数据输出端,与所述测试结果输出端耦接,适于在接收到所述锁存控制端发送的锁存信号时将所述响应信号锁存,并将锁存之后的响应信号输入至所述测试结果输出端。 | ||
地址 | 201203 上海市浦东新区张江路18号 |