发明名称 半导体元件及制造该半导体元件之方法
摘要 一垫氧化层薄膜及一氮化矽薄膜系形成在一半导体基板上。接着,在藉由蚀刻该垫氧化层薄膜及该基板而将该氮化矽薄膜图案化之后,一第一渠沟系形成在一第一区域中及一第二渠沟系形成在一第二区域中。之后,藉由侧蚀刻该第一区域之该垫氧化层薄膜,同时以一抗蚀膜保护该第二区域,一间隙系形成在介于该基板与该氮化矽薄膜之间。接下来,氧化该第一及第二渠沟的内表面。在此时,一相对大量的氧化剂(氧)系供应至该第一渠沟之一顶边缘部分,而增加了该基板之角落的曲度。
申请公布号 TW200408112 申请公布日期 2004.05.16
申请号 TW092122485 申请日期 2003.08.15
申请人 富士通股份有限公司 发明人 斋藤仁
分类号 H01L27/10 主分类号 H01L27/10
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本