| 摘要 |
본 발명의 일 실시예에 의한 패키지 기판은, 일면에 매립된 제1 회로 패턴을 포함하는 절연층; 및 상기 매립된 제1 회로 패턴 중 일부의 상부에 돌출된 돌출 회로 패턴을 포함하고, 상기 돌출 회로 패턴의 폭은 상기 매립된 제1 회로 패턴의 폭보다 넓고, 전자소자가 실장될 면에 매립된 구조의 회로 패턴과 돌출된 구조의 회로 패턴이 같이 존재함으로써 플립 칩과 와이어 본딩용 칩을 동시에 실장할 수 있고, 미세 회로 패턴을 형성할 수 있으며, 매립된 회로 패턴 쪽의 시드층을 활용하여 전기 도금을 위한 별도의 시드층 형성 없이 그리고 별도의 도금 인입선 없이 표면 처리가 필요한 부분인 돌출된 회로 패턴의 상부에 표면 처리층을 형성할 수 있기 때문에, 기존의 테일리스(tailless) 공법 대비 프로세스를 간소화할 수 있고 공정 비용을 절감할 수 있다. |
