| 主权项 |
1.一种积体电路(Integrated Circuit,IC)托盘,包括:具有一第一方向性之复数个IC托槽,各IC托槽用以放置具有相对应于该第一方向性之一第二方向性之一IC封装体(Package),并用以防止该IC封装体错向置入该IC托盘。2.如申请专利范围第1项所述之IC托盘,其中该IC托槽具有一凸起物,使得该IC托槽具有该第一方向性。3.如申请专利范围第2项所述之IC托盘,其中该凸起物系是一柱状体。4.如申请专利范围第1项所述之IC托盘,其中该IC封装体具有一截角(Chamber),使得该IC封装体具有该第二方向性。5.如申请专利范围第4项所述之IC托盘,其中该截角形状系一圆弧状。6.如申请专利范围第1项所述之IC托盘,其中各该IC托槽包括:一开口,该开口更包括一阻隔物,用以防止该IC封装体底部之脚接点外露。7.如申请专利范围第6项所述之IC托盘,其中该阻隔物系一口字形结构。8.如申请专利范围第6项所述之IC托盘,其中该阻隔物系一"X"形结构。9.如申请专利范围第1项所述之IC托盘,其中该IC封装体系一凸块(Bump)封装之IC。10.如申请专利范围第1项所述之IC托盘,其中该IC封装体系一格状阵列(Grid Area,GA)IC。11.如申请专利范围第1项所述之IC托盘,其中该IC封装体系一覆晶(Flip Chip)IC。12.如申请专利范围第1项所述之IC托盘,其中该IC封装体系一晶片尺寸封装(Chip Scale Package,CSP)IC。13.如申请专利范围第1项所述之IC托盘,其中该IC封装体系一四边引脚封装(Quad Flat Package,QFP)IC。14.如申请专利范围第1项所述之IC托盘,其中该IC封装体系一塑胶导架晶片载体(Plastic Leaded Chip Carrier,PLCC)IC。15.如申请专利范围第1项所述之IC托盘,其中该IC托盘系一JEDEC(Joint Electronic Device Engineering Council,JEDEC)托盘。图式简单说明:第1图绘示乃传统用来放置IC封装体的IC托盘的上视图。第2图绘示乃一般IC封装体的上视图。第3A图绘示乃依照本创作一较佳实施例之一种放置IC封装体的IC托盘之上视结构图。第3B图绘示乃第3A图中的IC托槽具有凸起物的放大上视结构图。第3C图绘示乃第3B图中之凸起物系是一圆柱体的放大上视结构图。 |
