发明名称 | 芯片测试结构及硅片 | ||
摘要 | 一种芯片测试结构及硅片,芯片测试结构包括位于衬底上的介电层、导电结构,导电结构包括:位于介电层内的若干层第一金属线,最底层第一金属线上方的每层第一金属线的数量至少为两个,位于同一层的第一金属线之间、相邻两层第一金属线之间均被介电层隔开;位于相邻两层第一金属线之间的介电层内的第一金属插塞,第一金属插塞与相邻两层第一金属线电连接;最顶层的各个第一金属线通过下方的各层第一金属线、第一金属插塞串联。本发明解决了根据现有硅片不能全面检测硅片上芯片质量的问题。 | ||
申请公布号 | CN106206544A | 申请公布日期 | 2016.12.07 |
申请号 | CN201510225522.6 | 申请日期 | 2015.05.05 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 郑利平;隋振超;唐建新 |
分类号 | H01L23/544(2006.01)I | 主分类号 | H01L23/544(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 张亚利;吴敏 |
主权项 | 一种芯片测试结构,其特征在于,用于设置在硅片的切割道与芯片之间,并包括:位于衬底上的介电层、以及导电结构,所述导电结构包括:位于所述介电层内的若干层沿硅片的厚度方向间隔排布的第一金属线,最底层所述第一金属线上方的每层第一金属线的数量至少为两个,位于同一层的所述第一金属线之间、相邻两层所述第一金属线之间均被介电层隔开;位于相邻两层所述第一金属线之间的介电层内的第一金属插塞,所述第一金属插塞与相邻两层所述第一金属线电连接;最顶层的各个所述第一金属线通过下方的各层所述第一金属线、以及第一金属插塞串联。 | ||
地址 | 201203 上海市浦东新区张江路18号 |