以阻剂矽化制程缩小图案线宽之方法

摘要

本发明揭示一种以阻剂矽化制程缩小图案线宽之方法，系利用阻剂矽化制程(resist silylation process)，使阻剂上的接触窗及引洞往使尺寸更细微的方向推进。在正型阻剂经历旋涂、烘烤、曝光及显影等步骤后，可于阻剂上定义出所要的图案。此时，再加一道全面性曝光(flood exposure)程序，并利用矽化剂可扩散进入阻剂并与其发生矽化反应的特性，矽化后将会造成阻剂有限度的膨胀。透过阻剂、矽化剂及制程条件的适当选择与控制，将能利用阻剂矽化后膨胀的特性，来制作出尺寸细微的接触窗、引洞、内连线沟槽等，以配合元件尺寸缩小化的发展趋势。

主权项

1.一种以阻剂矽化制程缩小图案线宽之方法,包括下列步骤:(a)在一半导体基底上涂布一正型阻剂;(b)以曝光与显影程序定义该阻剂成一正型图案;(c)对该阻图案进行全面性的曝光;以及(d)将该阻剂图案矽化,藉由该阻剂图案在矽化后之膨胀而缩小该图案之线宽轮廓。2.如申请专利范围第1项所述之方法,其中在步骤(a)之前更包括:于该基底上形成一缓冲层,该缓冲层于后续之矽化程序中实质上不发生矽化反应。3.如申请专利范围第2项所述之方法,其中该缓冲层可于步骤(b)中被显影。4.如申请专利范围第2项所述之方法,其中该缓冲层于步骤(b)中不被显影。5.如申请专利范围第2项所述之方法,其中该缓冲层为一底层抗反射层。6.如申请专利范围第1项所述之方法,其中该正型阻剂系择自下列所组成之族群:g-线光阻,i-线光阻,深紫外光光阻,193nm光阻及电子束阻剂。7.如申请专利范围第1项所述之方法,其中步骤(b)更包括一曝光后烘烤程序。8.如申请专利范围第1项所述之方法,其中步骤(d)系以湿式矽化制程进行矽化。9.如申请专利范围第1项所述之方法,其中步骤(d)系以乾式矽化制程进行矽化。10.如申请专利范围第1项所述之方法,其中步骤(d)之后更包括:以该矽化后之阻剂图案为罩幕,对该半导体基底进行蚀刻或离子布植程序。图式简单说明:第一图A-第一图C为一系列部面图,用以说明习知的阻剂矽化制程。第二图A-第二图E为一系列剖面图,用以说明本发明之阻剂矽化制程。