| 摘要 |
본 기술에 따른 비휘발성 메모리는 제 1 노드에 대해 서로 병렬로 연결된 복수의 서브-블록들을 포함하는 프로그래밍 상태 입력 블록을 포함하는 전류 감지 확인 블록; 제 2 노드에 대해 서로 병렬로 연결된 복수의 서브-블록들을 포함하는 기준 블록; 상기 제 1 노드 및 제 2 노드의 전압 레벨을 비교하여 원하는 셀 그룹에 대한 실제 프로그램 페일 비트 개수가 상기 기준 블록의 허용된 기준 페일 비트 개수를 초과하는지 결정하는 비교기를 포함한다. |
