| 摘要 |
본 발명의 일 실시예에 따른 반도체 소자는 활성영역을 정의하는 소자 분리막을 포함하는 기판, 상기 소자 분리막으로부터 돌출되고 제 1 방향으로 연장되는 핀, 상기 깊은 게이트 핀 영역 및 소오스/드레인 핀 영역을 포함하고, 상기 게이트 핀 영역 상에 배치되고, 상기 제 1 방향에 교차하는 제 2 방향으로 연장된 게이트 패턴, 및 상기 소오스/드레인 핀 영역의 측벽 상에 배치된 소오스/드레인 부를 포함하되, 상기 제 2 방향으로의 상기 소오스/드레인 핀 영역의 폭과 상기 제 2 방향으로의 상기 게이트 핀 영역의 폭은 서로 다를 수 있다. |
