一种应用于高速ADC的LMS误差校正系统及方法

摘要

本发明公开了一种应用于高速ADC的LMS误差校正系统及方法,所述的系统包括串并转换电路、并行运算电路和结果生成电路；串并转换电路的输出端与并行运算电路连接，并行运算电路的输出端与结果生成电路连接；串并转换电路用于将ADC的输入信号和ADC采样输出信号进行串并转换，得到多路的ADC的输入信号和ADC采样输出信号，并行运算电路用于将串并转换得到的信号进行并行运算，结果生成电路用于对并行运算电路输出做进一步处理，并实现误差校正信号的输出。本发明先通过串并转换电路进行转换，再通过并行运算电路进行计算后送入结果生成电路，所有变量的数据率都有了很大降低，从而避免了运算量最大的这一部分成为制约系统实现速度的瓶颈。

主权项

一种应用于高速ADC的LMS误差校正系统，其特征在于：包括串并转换电路、并行运算电路和结果生成电路；所述的串并转换电路的输出端与并行运算电路连接，并行运算电路的输出端与结果生成电路连接；串并转换电路用于将ADC的输入信号和采样输出信号进行串并转换，得到多路的ADC输入信号和ADC采样输出信号，并行运算电路用于将串并转换得到的信号进行并行运算，结果生成电路接收并行运算电路的输出做进一步处理，并实现误差校正信号的输出。