半导体装置

摘要

本发明的实施方式提供一种能够减少读出用时钟与输出数据的同步的偏移的半导体装置。根据实施方式，半导体装置具备存储电路、第一FIFO、第二FIFO、及输入输出电路。所述存储电路输出数据。所述第一FIFO自所述存储电路接收数据，与第一时脉信号同步地输出数据。所述第二FIFO接收自所述第一FIFO输出的数据，与所述第一时脉信号同步地输出数据。所述输入输出电路输出自所述第二FIFO输出的数据。所述第二FIFO较第一FIFO更接近所述输入输出电路而配置。

主权项

一种半导体装置，其特征在于包括：存储电路，输出数据；第一先进先出电路，自所述存储电路接收数据，与第一时钟信号同步地输出数据；第二先进先出电路，接收自所述第一先进先出电路输出的数据，与所述第一时钟信号同步地输出数据；及输入输出电路，输出自所述第二先进先出电路输出的数据；且所述第二先进先出电路较第一先进先出电路更接近所述输入输出电路而配置。