发明名称 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
摘要 【課題】ゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハの製造方法を提供する。【解決手段】イオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、イオン注入後に半導体ウェーハに形成されるであろう空孔濃度または格子間元素濃度の深さ方向分布を、少なくとも1組のパラメータセットについて計算し、その計算結果から、エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する。決定したイオン注入条件で、半導体ウェーハにイオンを注入した後、エピタキシャル層を形成する。【選択図】図1
申请公布号 JP2017050458(A) 申请公布日期 2017.03.09
申请号 JP20150173959 申请日期 2015.09.03
申请人 株式会社SUMCO 发明人 奥山 亮輔;廣瀬 諒;栗田 一成
分类号 H01L21/322;H01L21/20;H01L21/205;H01L21/263 主分类号 H01L21/322
代理机构 代理人
主权项
地址