发明名称 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
摘要 基板表側において所定の線幅のコアパターンを形成するコアパターン形成工程と、前記コアパターン形成工程で形成したコアパターンに対し、サイドウォールを形成するサイドウォール形成工程と、前記サイドウォール形成工程後に、エッチングガスを用いて、前記サイドウォールを残した状態で前記コアパターンを除去するコアパターン除去工程と、を含む微細パターン形成方法を、前記コアパターン除去工程において、前記コアパターンの除去と並行して、前記コアパターン形成工程で基板裏側に堆積した膜を除去するように構成する。
申请公布号 JPWO2015060069(A1) 申请公布日期 2017.03.09
申请号 JP20150543767 申请日期 2014.09.29
申请人 株式会社日立国際電気 发明人 島本 聡;菊池 俊之;由上 二郎;廣瀬 義朗;和田 優一;金山 健司;芦原 洋司;亀田 賢治
分类号 H01L21/3065;H01L21/302;H01L21/336;H01L29/78 主分类号 H01L21/3065
代理机构 代理人
主权项
地址