发明名称 ブロック構造決定回路およびブロック構造決定方法
摘要 クアッドツリー構造の符号化データ(例、H.265/HEVC)を生成する映像符号化装置が、画質の低下及び並列処理効率の低下を抑制しつつ、処理時間の制約を守るようにすることを目的とする。映像符号化装置は、ブロックが階層的に分割されて形成されるユニットを含むブロック構造を決定するブロック構造決定回路を備える。ブロック構造決定回路は、ブロック構造を処理するための処理時間の制約に関する制約データが設定された記憶部11と、決定済のブロック構造が、制約データで特定される制約を守るか否か判定する制約判定部12と、制約が守られないと制約判定部12が判定した場合に、制約が守られるようにブロック構造を変更するブロック構造変更部13とを備える。
申请公布号 JPWO2015059876(A1) 申请公布日期 2017.03.09
申请号 JP20150543696 申请日期 2014.09.30
申请人 日本電気株式会社 发明人 柴田 誠也;蝶野 慶一
分类号 H04N19/119;H04N19/156;H04N19/176 主分类号 H04N19/119
代理机构 代理人
主权项
地址
您可能感兴趣的专利