| 摘要 |
【課題】画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供する。【解決手段】絶縁表面上のゲート電極７５１及びソース配線７５３と、ゲート電極７５１及びソース配線７５３上の第１の絶縁膜７５４と、第１の絶縁膜７５４上の半導体膜７５５と、半導体膜７５５上の第２の絶縁膜７５９と、第２の絶縁膜７５９上のゲート配線７７２と接続するゲート電極７５２と、ソース配線７５３と半導体膜７５５とを接続する接続電極７６１と、半導体膜７５６と接続する画素電極７６６とを有する。【選択図】図１３ |
