| 摘要 |
【課題】出力クロック信号の位相を精度よく調整することが可能なＰＬＬ回路、半導体装置、電子制御ユニット及びＰＬＬ回路の制御方法を提供すること。【解決手段】一実施の形態によれば、ＰＬＬ回路１０は、帰還クロック信号ＦＣＬＫに同期してデジタルの正弦波である基準クロック信号ＲＣＬＫの瞬時値を取り込み、取り込んだ瞬時値に基づいて基準クロック信号ＲＣＬＫ及び帰還クロック信号ＦＣＬＫの位相差を検出するデジタル位相比較器１０２と、位相差に応じた制御電圧ＶＣを生成する制御電圧生成部１０８と、制御電圧ＶＣに応じた周波数の出力クロック信号ＶＣＬＫを生成する電圧制御発振器１０６と、出力クロック信号ＶＣＬＫを分周して帰還クロック信号ＦＣＬＫを生成する分周器１０７と、位相差に応じた増幅率でデジタル位相比較器１０２に供給する基準クロック信号ＲＣＬＫを増幅させる制御部１０１と、を備える。【選択図】図３ |
