发明名称 半导体装置的制造方法
摘要 在具有贯通电极构造的半导体装置的制造方法中,以架设在形成于第二半导体基板(3)的贯通孔(3a)上的方式形成掩模构件(10),并且在掩模构件(10)中与贯通孔(3a)对应的位置形成孔(10a),通过该孔(10a)在绝缘膜(5)形成接触孔(5a)。根据这种制造方法,即使从第二半导体基板(3)的表面一直到贯通孔(3a)的底部有大的水平差异,通过光刻进行曝光的仅是架设在贯通孔(3a)上的掩模构件(10),无需大的水平差异的光刻。为此,能够在掩模构件(10)上良好地形成孔(10a),并且用通过了该孔(10a)的各向异性干刻,即使是大的水平差异的蚀刻,也能够良好地形成接触孔(5a)。
申请公布号 CN104603918B 申请公布日期 2017.03.08
申请号 CN201380046296.4 申请日期 2013.09.03
申请人 株式会社电装 发明人 胜间田卓;与仓久则
分类号 H01L21/3205(2006.01)I;H01L21/3065(2006.01)I;H01L21/768(2006.01)I;H01L23/522(2006.01)I 主分类号 H01L21/3205(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 王成坤;胡建新
主权项 一种半导体装置的制造方法,是如下半导体装置的制造方法,该半导体装置包括:在一面侧具有与元件连接的连接部(4)的第一半导体基板(1);以及与所述第一半导体基板的所述一面侧贴合的第二半导体基板(3),所述第二半导体基板具备具有贯通孔(3a)和导体层(6)的贯通电极构造,该贯通孔(3a)从所述第二半导体基板的与所述第一半导体基板相反一侧的表面形成于该第二半导体基板,该导体层(6)配置在所述贯通孔内,并与所述连接部连接,所述半导体装置的制造方法的特征在于,包括如下工序:准备形成了所述元件以及所述连接部的所述第一半导体基板;在所述第一半导体基板的所述一面侧贴合所述第二半导体基板;在贴合于所述第一半导体基板后,在所述第二半导体基板中与所述连接部对应的位置,从与所述第一半导体基板相反一侧的表面对所述第二半导体基板进行蚀刻,从而形成所述贯通孔;包括所述贯通孔的内壁面以及在该贯通孔露出的所述连接部在内,在所述第二半导体基板的表面形成绝缘膜(5);在形成了所述绝缘膜后,将第一掩模构件(10)以将所述贯通孔内残留为空洞并且将该第一掩模构件(10)架设在该贯通孔上的方式配置在所述绝缘膜之上;通过光刻,在所述第一掩模构件中与所述贯通孔对应的位置形成孔(10a);通过使用了所述第一掩模构件的各向异性干刻,通过所述孔而在与该孔对应的位置将所述绝缘膜去除,形成用于使所述连接部露出并使所述连接部与所述导体层接触的接触孔(5a),所述半导体装置的制造方法,还包括如下工序:在形成所述接触孔的工序之后,包括所述接触孔内在内在所述绝缘膜的表面成膜出所述导体层,从而使所述导体层与所述连接部通过所述接触孔而接触;在形成了所述导体层后,将第二掩模构件(11)以将所述贯通孔内残留为空洞并且将该第二掩模构件(11)架设在该贯通孔上的方式配置在所述导体层之上;通过光刻,使所述第二掩模构件中的与所述导体层的不需要部分对应的位置开口;通过使用了所述第二掩模构件的蚀刻,将所述导体层的不需要部分去除而对该导体层进行图案形成。
地址 日本爱知县