发明名称 |
半导体装置的制造方法及半导体装置 |
摘要 |
本发明提供能够抑制在贯通电极的内部产生孔隙的半导体装置的制造方法以及半导体装置。在实施方式涉及的半导体装置的制造方法中,形成贯通在背面设置有导电性膜的基板的正面背面并到达导电性膜的贯通孔。在贯通孔的内壁面、导电性膜的从贯通孔露出的面及基板的正面形成含铜的籽膜。通过电镀法使含铜的第1金属层从贯通孔的一个端面朝向另一个端面自下而上生长,填埋贯通孔直到从另一个端面起残留小于等于贯通孔半径的深度为止。通过电镀法从直到中途部为止被填埋了的贯通孔的内周面开始使含镍的第2金属层共形生长而从另一个端面突出。在第2金属层的顶面形成第3金属层,并以第3金属层为掩模对籽膜进行蚀刻,使第3金属层热熔融而成形。 |
申请公布号 |
CN104064513B |
申请公布日期 |
2017.05.03 |
申请号 |
CN201310365786.2 |
申请日期 |
2013.08.21 |
申请人 |
株式会社 东芝 |
发明人 |
小木曾浩二;山下创一;村上和博 |
分类号 |
H01L21/768(2006.01)I;H01L21/28(2006.01)I;H01L23/48(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
陈海红;段承恩 |
主权项 |
一种半导体装置的制造方法,其特征在于,包括:在基板的背面形成导电性膜的工序;形成贯通所述基板的正面背面而到达所述导电性膜的贯通孔的工序;在所述贯通孔的内壁面、所述导电性膜的从所述贯通孔露出的面及所述基板的正面形成含铜的籽膜的工序;采用电镀法,使含铜的第1金属层从贯通所述基板的正面背面的所述贯通孔的一个端面朝向另一个端面自下而上生长,填埋所述贯通孔直到从所述另一个端面起残留小于等于所述贯通孔半径的深度为止的工序;采用电镀法,使含镍的第2金属层从所述贯通孔的内周面开始进行共形生长,使所述第2金属层的顶面从所述另一个端面突出的工序,其中,所述贯通孔由所述第1金属层从所述一个端面填埋直到中途部为止;在所述第2金属层的顶面形成第3金属层的工序;以所述第3金属层为掩模对所述籽膜进行蚀刻的工序;和使所述第3金属层热熔融而成形的工序。 |
地址 |
日本东京都 |