| 发明名称 | 多层芯片电子元件 | ||
| 摘要 | 提供了一种多层芯片电子元件，该多层芯片电子元件包括：多层体，该多层体包括多个第一磁性层，所述第一磁性层上形成有导电图案；以及第二磁性层，该第二磁性层插入所述多层体内的所述第一磁性层之间，其中，所述导电图案电连接以沿层叠方向形成线圈图案，且当所述第二磁性层的厚度定义为Ts而所述导电图案的厚度定义为Te时，满足0.1≤Ts：Te≤0.3。 | ||
| 申请公布号 | CN103515053B | 申请公布日期 | 2017.05.03 |
| 申请号 | CN201210405599.8 | 申请日期 | 2012.10.23 |
| 申请人 | 三星电机株式会社 | 发明人 | 韩镇宇;安成庸;孙受焕;金益燮;文炳喆 |
| 分类号 | H01F17/00(2006.01)I;H01F27/28(2006.01)I;H01F41/04(2006.01)I | 主分类号 | H01F17/00(2006.01)I |
| 代理机构 | 北京润平知识产权代理有限公司 11283 | 代理人 | 桑传标;施娥娟 |
| 主权项 | 一种多层芯片电子元件，该多层芯片电子元件包括：多层体，该多层体包括多个第一磁性层，该多个第一磁性层与导电图案形成通用层，其中所述多层体的长度小于或者等于2.1mm，并且所述多层体的宽度小于或者等于1.7mm；以及第二磁性层，该第二磁性层形成在沿层叠方向彼此相邻的所述导电图案之间且包括转接电极，该转接电极与所述导电图案电连接以在所述多层体内沿层叠方向形成线圈图案，在沿所述多层体的宽度和厚度方向剖切的横截面内，当所述第二磁性层的厚度定义为Ts而所述导电图案的厚度定义为Te时，满足0.1≤Ts：Te≤0.3，以及当所述多层体的宽度定义为W而所述线圈图案的内侧宽度定义为Fw时，满足0.6≤Fw：W≤0.8。 | ||
| 地址 | 韩国京畿道 | ||